顶部

集成电路/650GI41L
商品型号:650GI41L

参考起售量(pcs)参考价格
品牌:ICST
封装:-
货期:30天
已售出: 64510个
库存数量:0 个(可订货)

  • 商品名称:650GI41L
  • 商品品牌:ICST
  • 商品类别:集成电路
  • 二级分类:集成电路
  • 商品型号:

    650GI41L

  • 封装规格:-
  • 商品编号:ACE184271255
  • 商品重量:0.000100kg
650GI41L中文资料
650GI41L中文资料第3页精选内容:扩频时钟合成器 MDS 650-41 F. 3修订082305集成电路系统公司 ● 加利福尼亚州圣何塞525 RACE STREET ● 电话(408)297-1201 ● WWW.ICST.COM ICS650-41引脚说明外部组件去耦电容与任何高性能混合信号IC一样, ICS650-41必须与系统电源隔离噪音表现最佳.必须连接0.01μF的去耦电容在每个VDD和PCB接地层之间.系列终端电阻超过一英寸的时钟输出走线应使用串联终止.系列终止50 Ω轨迹(A常用的走线阻抗),放置一个33 Ω电阻与时钟线串联,尽可能接近时钟输出尽可能引脚.时钟的标称阻抗输出是20 Ω.晶体负载电容器器件的晶体连接应该包括焊盘小电容从X1到地以及从X2到地面.这些电容器用于调整杂散名义上与电路板电容相匹配所需的晶体负载电容.因为负载电容只能在这个微调中增加过程中,保持杂散电容至关重要通过使用非常短的PCB走线(并且没有过孔)晶体和器件之间.晶体电容器必须从每个引脚X1和X2连接到地面.这些晶体盖的值(单位:PF)应该相等 (C L -6 PF)* 2. 在这个等式中,C L =晶体负载电容为PF.例如:对于16 PF的晶体负载电容,每个晶体电容将是20 PF [(16-6)×2] = 20.销数引脚名称销类型引脚说明 1 X1 / CLKIN输入晶体输入.将此引脚连接至25 MHZ晶振或外部输入时钟. 2 FS0输入选择引脚0.内部上拉电阻.请参阅第2页上的表格. 3 FS1输入选择引脚1.内部上拉电阻.请参阅第2页上的表格. 4 SS_EN输入扩频允许引脚.内部上拉电阻.启用=高.五 VDD功率连接到+ 3.3V. 6 GND功率接地. 7 FS3输入选择引脚3.内部上拉电阻.请参阅第2页上的表格. 8 48M产量固定48 MHZ输出.三态时内部下拉弱. 9 50公尺产量扩频输出.三态时内部下拉弱. 10 VDDO功率连接至+2.5 V. 11 GND功率接地. 12 VDD功率连接到+ 3.3V. 13 FS2
650GI41L关联型号
机译版中文资料(1/10) 英文原版数据手册(1/10)

*650GI41L中文资料的内容均为机器翻译结果,仅供参考

共10页,到第