顶部

集成电路/STPCI2HEYC
商品型号:STPCI2HEYC

参考起售量(pcs)参考价格
1 个以上¥95/个
品牌:ST(意法半导体)
封装:-
货期:1天
已售出: 0个
库存数量:0 个(可订货)

  • 商品名称:STPCI2HEYC
  • 商品品牌:ST(意法半导体)
  • 商品类别:集成电路
  • 二级分类:集成电路
  • 商品型号:

    STPCI2HEYC

  • 封装规格:-
  • 商品编号:STM181400071
  • 商品重量:0.000100kg
STPCI2HEYC中文资料
STPCI2HEYC中文资料第95页精选内容:设计指南问题1.0 - 2002年7月24日 111分之95这部分引脚之间的最大偏斜是 250PS.时钟缓冲器的重要因素是一致的驱动力量和低偏斜在输出之间.通过缓冲区的延迟并不重要,所以它不一定是零延迟PLL类型的缓冲区.走线长度从时钟驱动器到DIMM CKn引脚应该是完全匹配.由于传播速度时钟应该可以在PCB层之间变化以一致的方式路由.路由到 STPC存储器输入应该比75 mm长补偿额外的时钟路由 DIMM.另外一个20pF的电容应该放置在尽可能靠近STPC的时钟输入端弥补了DIMM较高的时钟负载.该用于时钟路由的迹线阻抗应与DIMM时钟跟踪匹配阻抗(60-75欧姆) . 最大限度地减少串扰时钟应该以间距路由相邻轨道的时钟轨迹至少两倍宽度.对于直接使用SDRAM的设计安装在主板PCB上的所有时钟走线长度应该完全匹配. DIMM插座应该开始填充首先使用STPC设备中最远的DIMM (DIMM1).有两种类型的DIMM设备;单排和双排.双排设备需要两个芯片选择信号来进行选择两排.具有4个片选的STPC器件控制线可以控制4个单排 DIMM或2个双列DIMM.当只有2个芯片选择控制线是激活的,一排DIMM或一个双排DIMM可以受控. 6.4.3.4.概要对于无缓冲的DIMM,地址/控制信号将是时机最关键的.模拟显示这些信号是驾驶的最佳方式他们是使用并行终端.对于速度不是那么关键的系列应用终止可以使用,因为这将节省电力.使用低阻抗,如50 Ω为这些建议使用关键迹线,因为两者都会降低延迟和超调.其他存储器接口信号将通常不像地址/控制信号那么重要.使用较低的阻抗曲线也是有益的对于其他信号,但如果他们的时间不是如此作为地址/控制信号它们可以是至关重要的使用默认值.使用较低的阻抗意味着使用更广泛的痕迹,可能有一个影响电路板的布线.这个接口的布局可以通过一个验证电动模拟运用该 IBIS模型可在STPC网站上获得. 6.4.3
STPCI2HEYC关联型号
机译版中文资料(1/10) 英文原版数据手册(1/10)

*STPCI2HEYC中文资料的内容均为机器翻译结果,仅供参考

共10页,到第