顶部

集成电路/Z16C3010AEG
商品型号:Z16C3010AEG

参考起售量(pcs)参考价格
品牌:ZiLOG
封装:-
货期:30天
已售出: 72889个
库存数量:0 个(可订货)

  • 商品名称:Z16C3010AEG
  • 商品品牌:ZiLOG
  • 商品类别:集成电路
  • 二级分类:集成电路
  • 商品型号:

    Z16C3010AEG

  • 封装规格:-
  • 商品编号:CYDOM185120180
  • 商品重量:0.000100kg
Z16C3010AEG中文资料
Z16C3010AEG中文资料第11页精选内容: DS007902-0708初步引脚说明 Z16C30产品规格 7具有独立地址的8位总线通过将BCR位2设置为0来选择 BCR写入,迫使AD15变为1并迫使AD14-AD8变为0.如果在之前或期间有地址选通,则为USC选择多路复用总线写BCR的交易.如果在之前或期间没有地址选通存在写入BCR的事务,一个非多路复用总线被选中(见图29)第49页).引脚功能 RESET复位(输入,低电平有效) - 该信号将设备重置为已知状态.该在复位访问BCR以选择其他总线选项后,首先写入USC设备. AS地址选通(输入,低电平有效) - 该信号用于多路复用总线模式来锁存AD线上的地址. AS信号不用于非多输入输出, 复杂的公共汽车模式,并且应该连接到V DD . DS数据选通(输入,低电平有效) - 该信号在一个闪存期间将数据从设备中选通在中断确认期间读取并且可以将中断向量从器件中选通周期. DS还会在R / W状态下将数据选通至器件. RD读选通(输入,低电平有效) - 该信号在一个闪存期间将数据从设备中选通在中断确认期间读取并且可以将中断向量从器件中选通周期. WR写选通(输入,低电平有效) - 此信号在一个闪存期间将数据闪存到设备中写. R / W读/写(输入) - 该信号决定读数据传输的方向或者与DS一起写周期. CS片选(输入,低电平有效) - 该信号选择要访问的设备并且必须被置位为读写周期,但在中断确认和FLY-通过DMA传输.在多路总线接口的情况下,CS由上升锁存 AS的边缘. A / B通道A /通道B选择(输入) - 该信号在两个通道之间进行选择在设备中.高电平选择通道A,低电平选择通道B.该信号被采样并在BCR(总线配置寄存器)写入期间锁存结果.它编程适用于不同总线接口的WAIT / RDY信号. D / C数据/控制选择(输入) - 此信号在HIGH时提供直接访问 RDR和TDR. 在多路复用总线接口的情况下,D / C 高优先于提供给设备的地址. SITACK状态中断应答(
Z16C3010AEG关联型号
机译版中文资料(1/10) 英文原版数据手册(1/10)

*Z16C3010AEG中文资料的内容均为机器翻译结果,仅供参考

共10页,到第