返回顶部

集成电路/Z51F0410HCX
商品型号:Z51F0410HCX

参考起售量(pcs)参考价格
品牌:ZiLOG
封装:-
货期:30天
已售出: 91146个
库存数量:0 个(可订货)

  • 商品名称:Z51F0410HCX
  • 商品品牌:ZiLOG
  • 商品类别:集成电路
  • 二级分类:集成电路
  • 商品型号:

    Z51F0410HCX

  • 封装规格:-
  • 商品编号:CYDOM185120178
  • 商品重量:0.000100kg
Z51F0410HCX中文资料
Z51F0410HCX中文资料第117页精选内容: Z51F0410产品规格 PS029502-0212初步 114 4.7.6确认与应答相关的时钟脉冲由主设备产生.变送器释放SDA在确认时钟脉冲期间线(高).接收器必须在SDA线下拉SDA线应答时钟脉冲,使其在该时钟脉冲的高电平期间保持低电平.当一个从机被一个主机(地址包)寻址时,以及它无法接收或发送因为它执行一些实时功能,数据线必须由从机保持为高电平.和另外,当主设备寻址的从设备无法接收更多数据位时,从设备接收器必须释放SDA线(数据包).然后主机可以生成一个停止条件来中止转移或重复START条件开始新转移.如果主接收机参与传输,则必须通过信号将数据结束信号发送给从发射机不会对从主机输出的最后一个字节产生应答.奴隶变送器必须释放数据线以允许主机产生STOP或重复START条件. 4.7.7同步/仲裁使用I2C接口与SCL的线连接连接来执行时钟同步线.这意味着SCL线上的高电平到低电平转换将导致相关设备开始对其低电平期间进行计数,并且将使SCL线保持该状态,直到时钟为高电平状态到达了.然而,该时钟的低电平至高电平转换可能不会改变SCL的状态如果另一个时钟仍在其低电平时间内,则为行.这样就产生了一个同步的SCL时钟其低电平时间由具有最长时钟低电平时间的器件和高电平时间确定由具有最短时钟高电平周期的那个决定.只有当总线空闲时,主站才可以启动传输.两个或更多主人可能会产生一个START条件.仲裁发生在SDA线上,而SCL线处于高水平,在这种情况下传输高电平的主器件,而另一个主器件传输低电平的方式图4.31 I2C总线上的确认 1 2 8数据输出通过发射机 9 ACK NACK ACK的时钟脉冲数据输出由接收者 SCL从MASTER图4.30 I2C总线上的数据传输开始或重复起始条件小号要么锶停止或重复起始条件锶要么 P MSB承认信号形式从机承认信号形式从机字节完整,设备中断时钟线保持低位中断服务. 1 9 1 9 AC
Z51F0410HCX关联型号
机译版中文资料(1/10) 英文原版数据手册(1/10)

*Z51F0410HCX中文资料的内容均为机器翻译结果,仅供参考

共10页,到第