顶部

集成电路/Z8018010FSC
商品型号:Z8018010FSC

参考起售量(pcs)参考价格
品牌:ZiLOG
封装:-
货期:30天
已售出: 58364个
库存数量:0 个(可订货)

  • 商品名称:Z8018010FSC
  • 商品品牌:ZiLOG
  • 商品类别:集成电路
  • 二级分类:集成电路
  • 商品型号:

    Z8018010FSC

  • 封装规格:-
  • 商品编号:CYDOM185120062
  • 商品重量:0.000100kg
Z8018010FSC中文资料
Z8018010FSC中文资料第15页精选内容: Z80180微处理器单元 9 PS014004-1106概观 BUSACK - 总线确认(输出,低电平有效). BUSACK 表示请求设备,MPU地址和数据总线,以及一些控制信号, ANCE状态. BUSREQ - 总线请求(输入,低电平有效).这个输入被使用外部设备(如DMA控制器)请求访问 系统总线. 这个要求比 NMI 要求更高的优先级, 并且总是被认可当前机器周期结束.该信号停止CPU执行进一步的指令 - 并将地址和数据总线以及其他控制信号转换为高阻抗州. CKA0,CKA1-异步时钟0和1(双向,高电平有效).在输出时模式,这些引脚是发送和接收时钟来自ASCI波特率发生器的输出.在输入模式下,这些引脚用作输入 ASCI波特率发生器的外部时钟输入. CKA0 与 DREQ0 复用 , CKA1 与 TEND0 复用 . CKS- 串行时钟(双向,高电平有效). 这条线是 CSIO 频道 的时钟 .时钟-系统时钟(输出,高电平有效).输出用作A MPU和外部系统的参考时钟.该该输出的频率等于晶体或输入时钟频率的一半. CTS0-CTS1- 清除发送 0 和 1 (输入,低电平有效). 这些线是调制解调器控制 ASCI频道的信号. CTS1 是 与 RXS 复用 . D0-D7- 数据总线(双向,高电平有效,三态). D0-D7构成一个8位双向数据总线,用于传输来自I / O和存储设备的信息.数据总线进入高阻状态复位和外部总线确认周期期间的状态. DCD0-数据载波检测0(输入,低电平有效).可编程调制解调器控制信号对于ASCI通道0. DREQ0,DREQ1. DMA请求0和1(输入,低电平有效). DREQ 用于请求一个来自片上DMA通道之一的DMA传输. DMA通道监视这些 输入来确定外部设备何时准备好 READ 或 WRITE 操作. 这些 输入可以编程为电平或边沿感测. DREQ0 与多路复用 CKA0 . E-启用时钟(输出,高电平有效).总线期间同步机器周期时钟输出交易. EXTAL-外部时钟晶振(输入,
Z8018010FSC关联型号
机译版中文资料(1/10) 英文原版数据手册(1/10)

*Z8018010FSC中文资料的内容均为机器翻译结果,仅供参考

共10页,到第