返回顶部

集成电路/Z8018010PSC
商品型号:Z8018010PSC

参考起售量(pcs)参考价格
品牌:ZiLOG
封装:-
货期:30天
已售出: 55584个
库存数量:0 个(可订货)

  • 商品名称:Z8018010PSC
  • 商品品牌:ZiLOG
  • 商品类别:集成电路
  • 二级分类:集成电路
  • 商品型号:

    Z8018010PSC

  • 封装规格:-
  • 商品编号:CYDOM185120059
  • 商品重量:0.000100kg
Z8018010PSC中文资料
Z8018010PSC中文资料第17页精选内容: Z80180微处理器单元 11 PS014004-1106概观 RXS-时钟串行接收数据(输入,高电平有效).这行是接收器的数据 CSIO 渠道. RXS 与 ASCI通道1 的 CTS1 信号 复用 . ST- 状态(输出,高电平有效). 该信号与 M1 和 HALT 输出一起使用解码CPU机器周期的状态. TEND0,TEND1-传送结束0和1(输出,低电平有效).该输出被激活 在 DMA的 最近 WRITE 周期 期间 操作. 它用于指示块传输的结束. TEND0 与多路复用 CKA1 .测试-测试(输出,不是DIP版本).该引脚用于测试,必须保持开路. TOUT- 定时器输出(输出,高电平有效). T OUT 是PRT通道1的脉冲输出线路与地址总线的A18复用. TXA0,TXA1-传输数据0和1(输出,高电平有效).这些信号是发射 - 来自ASCI渠道的数据.传输的数据变化与下降有关发送时钟的边沿. TXS-时钟串行传输数据(输出,高电平有效).这条线是传输的数据来自CSIO频道.等待- 等待(输入,低电平有效). WAIT 向MPU表明所寻址的内存或 I / O设备尚未准备好进行数据传输.该输入在T2的下降沿采样 (和随后的等待状态).如果输入采样为低电平,则额外的等待状态为 直到 WAIT 输入采样为高电平,此时执行继续. WR-WRITE (输出,低电平有效,3态). WR 表示CPU数据总线保持有效数据要存储在寻址的I / O或存储器位置. XTAL-水晶(输入,高电平有效).晶体振荡器连接.此引脚必须被留下 如果使用外部时钟代替晶振,则打开. 振荡器输入不是 TTL电 平表3.状态摘要 ST停 M1手术 0 1 0 CPU操作(第一个操作码获取) 1 1 0 CPU操作(第二操作码和第三操作码取) 1 1 1 CPU操作(除操作码提取之外的MC) 0X 1DMA操作 00 0HALT模式 1 0 1睡眠模式(包括系统停止模式)笔记: X =保留. MC =机器周期.
Z8018010PSC关联型号
机译版中文资料(1/10) 英文原版数据手册(1/10)

*Z8018010PSC中文资料的内容均为机器翻译结果,仅供参考

共10页,到第