返回顶部

集成电路/EVAL-AD7949EDZ
商品型号:EVAL-AD7949EDZ

参考起售量(pcs)参考价格
1 个以上¥95/个
品牌:ADI(亚德诺)
封装:-
货期:7天
已售出: 71095个
库存数量:0 个(可订货)

  • 商品名称:EVAL-AD7949EDZ
  • 商品品牌:ADI(亚德诺)
  • 商品类别:集成电路
  • 二级分类:集成电路
  • 商品型号:

    EVAL-AD7949EDZ

  • 封装规格:-
  • 商品编号:ADI1811511701
  • 商品重量:0.000100kg
EVAL-AD7949EDZ中文资料
EVAL-AD7949EDZ中文资料第26页精选内容: AD7949版本B |第26页,共32页读取/写入SPANNING无需转换繁忙的指标当AD7949连接到任何主机时使用此模式使用SPI,串行端口或FPGA.连接图是如图39所示,相应的时序在图中给出图40.对于SPI,主机应该使用CPHA = CPOL = 0.显示读/写跨越转换,其中涵盖数字接口部分详细介绍的所有三种模式.为了这模式,主机必须基于该数据传输生成数据转换时间.对于使用一个中断驱动的传输繁忙指示灯,请参阅读/写跨接转换与繁忙的指标部分. CNV的一个上升沿启动一个转换,强制SDO到达高阻抗,并忽略DIN上的数据.之后转换开始,直到完成IRRESPEC-为CNV的状态.必须先将CNV返还 安全的数据传输时间,T DATA ,然后高举超越 转换时间T CONV ,以避免产生繁忙的信号指示符.转换完成后,AD7949进入采集阶段和关机.主机带CNV时 在 CONV (最大) 之后低 ,MSB在SDO上被使能. 该主机此时也必须启用CFG寄存器的MSB (如有必要)开始CFG更新.而CNV则低 CFG更新和数据回读发生.第一个14 SCK上升沿用来更新CFG,以及第13个SCK下降沿输出从开始的转换结果 MSB - 1.配置和读取的限制是 它们都必须 在下一次收敛 的T DATA 时间 之前发生,锡永过去了. CFG [13:0]的所有14位必须写入,或者它们被忽略.另外,如果14位转换结果不是 在 DATA 过去 之前回读 ,就会丢失. SDO数据在两个SCK边沿都是有效的.虽然上升边缘可以用来捕捉数据,使用数字主机 SCK下降沿允许更快的阅读速度,只要它有一个 可接受的保持时间 在第14 次 (或 第 28 次 )SCK下降沿之后,或者当CNV变高时(以先发生者为准),SDO返回高阻抗.如果启用了CFG回读,则与CFG寄存器关联转换结果是在MSB的LSB之后首先读回转换结果.总共需要28个SCK下降沿如果启用,则将SDO返回到高阻态.味噌 MOSI SCK SS
EVAL-AD7949EDZ关联型号
机译版中文资料(1/10) 英文原版数据手册(1/10)

*EVAL-AD7949EDZ中文资料的内容均为机器翻译结果,仅供参考

共10页,到第