返回顶部

集成电路/EVAL-ADN2818EBZ
商品型号:EVAL-ADN2818EBZ

参考起售量(pcs)参考价格
1 个以上¥95/个
品牌:ADI(亚德诺)
封装:-
货期:7天
已售出: 97030个
库存数量:0 个(可订货)

  • 商品名称:EVAL-ADN2818EBZ
  • 商品品牌:ADI(亚德诺)
  • 商品类别:集成电路
  • 二级分类:集成电路
  • 商品型号:

    EVAL-ADN2818EBZ

  • 封装规格:-
  • 商品编号:ADI1811506297
  • 商品重量:0.000100kg
EVAL-ADN2818EBZ中文资料
EVAL-ADN2818EBZ中文资料第26页精选内容: ADN2817 / ADN2818数据表 Rev. E |第26页,共40页如果用户在重新读入时超过了最高的子地址自动递增模式,最高的子地址寄存器内容继续输出,直到主设备发出无应答边缘.这表示读取的结束.在一个不承认条件下,第九个脉冲的SDA线没有拉低.看到图19和图20为示例读取和写入数据传输和图21更详细的时序图.参考时钟(可选)执行时钟和数据不需要参考时钟通过ADN2817 / ADN2818进行恢复.但是,支持提供一个可选的参考时钟.参考时钟可以被差分驱动或单端驱动.如果参考时钟不是使用,将REFCLKP绑定到VCC,并保持REFCLKN浮空或将其连接到VEE(输入内部端接到VCC / 2).看到图33至图35为示例配置. REFCLK输入缓冲器接受任何差分信号峰 - 峰值差分幅度大于100 mV(对于例如LVPECL或LVDS)或标准单端低电平电压TTL输入,提供最大的系统灵活性.相参考时钟的噪声和占空比并不重要 100 ppm的准确度就足够了.缓冲 100kΩ的 100kΩ的 VCC / 2 10 11 REFCLKN REFCLKP ADN2817 / ADN2818图33.差分REFCLK配置缓冲 100kΩ的 100kΩ的 VCC / 2 10 11 REFCLKN REFCLKP ADN2817 / ADN2818 CLK OSC OUT VCC图34.单端REFCLK配置缓冲 100kΩ的 100kΩ的 VCC / 2 10 11 REFCLKN REFCLKP ADN2817 / ADN2818 VCC图35.没有REFCLK配置参考时钟的两个用途是相互排斥的.该参考时钟既可以作为采集辅助器使用 ADN2817 / ADN2818可锁定数据或测量频率,输入数据的频率在0.01%以内. (有能够将数据速率测量到大约±10%而不使用参考时钟.)模式是相互的因为在第一次使用时,用户确切地知道什么数据速率是和想要强制部分锁定在那数据速率;在第二次使用中,用户不知道是什么数据速
EVAL-ADN2818EBZ关联型号
机译版中文资料(1/10) 英文原版数据手册(1/10)

*EVAL-ADN2818EBZ中文资料的内容均为机器翻译结果,仅供参考

共10页,到第