返回顶部

集成电路/EVAL-ADRF6850EB1Z
商品型号:EVAL-ADRF6850EB1Z

参考起售量(pcs)参考价格
1 个以上¥95/个
品牌:ADI(亚德诺)
封装:-
货期:7天
已售出: 23706个
库存数量:0 个(可订货)

  • 商品名称:EVAL-ADRF6850EB1Z
  • 商品品牌:ADI(亚德诺)
  • 商品类别:集成电路
  • 二级分类:集成电路
  • 商品型号:

    EVAL-ADRF6850EB1Z

  • 封装规格:-
  • 商品编号:ADI1811511673
  • 商品重量:0.000100kg
EVAL-ADRF6850EB1Z中文资料
EVAL-ADRF6850EB1Z中文资料第32页精选内容: ADRF6850 Rev. 0 |第32页,共36页基带输出和VOCM I和Q基带输出对连接到由SMA连接器板.它们交流耦合到输出连接器. VOCM,它设置共模输出 电压,接地和内部基带(V OCM )参考由寄存器CR29的位6选择.如果外部基带 (V OCM )参考是通过将该位设置为0来选择的,然后a需要通过J6和R20施加电压除去.环路滤波器在电荷的输出端提供一个四阶环路滤波器泵,并要求充分过滤来自Σ-Δ的噪声调制器在N分频器中使用.随着电荷泵电流设置为2.5 mA的中间值,并使用片上VCO,环路带宽约为50 kHz,相位保证金是55°.建议在C0G电容器中使用环路滤波器,因为它们具有低介电吸收,这是需要快速准确的建立时间.使用非C0G电容器可能会导致长尾巴被引入 PLL建立时间瞬态.参考输入参考输入可以由13.5 MHz Jauch时钟提供发电机或通过使用连接器J7的外部时钟.参考输入的频率范围是从10 MHz到 300 MHz,PFD频率限制在最大值 30 MHz.将13.5 MHz时钟加倍到27 MHz,片内参考倍频器来优化相位噪声性能. TESTLO输入这些引脚是差分测试输入,可以进行各种调试选项.在这块主板上,提供了驱动这些功能的能力引脚与外部4×LO信号,然后应用于一个 Anaren巴伦提供差分输入信号.当驱动TESTLO引脚时,PLL可以被旁路,并且解调器可以由这个外部LO直接驱动信号. LO信号的频率需要4倍工作频率.这些输入也需要直流偏置.一个dc 3.3 V的偏置是电路板上使用的默认选项. LOMON输出这些引脚是差分LO监视器输出,提供一个内部LO频率在1×LO处的复制品.单端 50Ω负载的功率可以编程为-24 dBm,-18 dBm, -12 dBm或-6 dBm.这些集电极开路输出必须是终止到3.3 V.因为两个输出必须被终止到50Ω,选项提供终止到3.3 V使用on-板上50Ω电阻或串联电感(或铁氧体磁珠),in在
EVAL-ADRF6850EB1Z关联型号
机译版中文资料(1/10) 英文原版数据手册(1/10)

*EVAL-ADRF6850EB1Z中文资料的内容均为机器翻译结果,仅供参考

共10页,到第