h1_key

    TSB12LV21B (PCILynx-2) 提供高性能 IEEE 1394-1995 接口，能够在 1394 PHY-link 接口、PCI 总线接口和连接到本地总线接口的外部设备之间传输数据。 1394 PHY-link 接口提供与板载链路层控制器 (LLC) 支持的 1394 物理层设备的连接。 LLC 为在 FIFO 和 PHY 链路接口之间以 100 Mbit/s、200 Mbit/s 和 400 Mbit/s 的速率发送和接收 1394 个数据包数据提供控制。

    链路层还提供从物理层设备接收状态并通过应用软件访问物理层控制和状态寄存器的能力。 PCILynx-2 符合 PCI Local Bus Specification, Revision 2.1IEEE Standard for a 1394-1995 High Performance Serial Bus IEEE Standard 1212-1991IEEE Standard Control and Status Register (CSR) Architecture for Microcomputer Buses内部 4 KB 内存可配置为多变量大小 FIFO，无需外部 FIFO。用户可配置单独的 FIFO，以支持 1394 次接收、异步发送和同步发送传输操作。

    PCI 接口支持高达 33 MHz 的 32 位突发传输，并且能够作为主设备和目标设备运行。配置寄存器可以从外部串行 EEPROM 加载，允许电路板和系统设计人员分配他们自己的唯一识别码。自动引导模式允许将数据移动系统（例如扩展坞）设计为在 PCI 总线上运行，而无需主机 CPU。

    DMA 控制器使用数据包控制列表 (PCL) 数据结构来控制数据的传输和允许 DMA 在没有主机 CPU 干预的情况下运行。这些 PCL 可以驻留在 PCI 内存或连接到本地总线端口的内存中。 PCL 实现了允许链接、条件分支、1394 数据传输控制、辅助支持命令和状态报告的指令集。

    五个 DMA 通道可容纳可编程数据类型。 PCL 可以链接在一起形成一个通道控制程序，可以开发该程序以支持每个 DMA 通道。数据可以以大端或小端格式存储，无需主机 CPU 执行字节交换。

    数据可以传输到 4 字节对齐位置以提供最高性能，也可以传输到非对齐位置以提供最佳内存使用。RAM、ROM、AUX、ZV 和通用 I/O (GPIO) 端口共同构成本地总线接口。这些映射到 PCI 地址的端口可以通过 PCI 总线或内部 DMA 事务访问。

    内部事务不会出现在外部 PCI 总线上，从而节省了 PCI 带宽。 DMA 数据包控制列表或其他数据可以存储在连接到本地总线接口的外部 RAM 或 ROM 中。这进一步减少了 PCI 总线的使用并总体上提高了性能。

     ZV 本地总线端口旨在将数据从 1394 视频设备传输到连接到 PCILynx-2 ZV 端口的外部设备。此接口提供了一种直接从连接到本地总线接口的 ZV 兼容设备接收 1394 数码相机数据包的方法。内置测试寄存器、专用测试输出端子和四个 GPIO 端子允许观察内部状态并提供方便软件调试能力。

    可编程中断可用于通知驱动程序软件重要事件，例如 1394 总线复位和 DMA 到 PCL 传输完成。3.3-V 内部操作可降低功耗，同时保持与 5-V 信号环境的兼容性。 PCI 接口与 3-V 和 5-V PCI 系统兼容。

     TSB12LV21B 的特点是可在 -55°C 至 125°C 的军用温度范围内工作。如需完整的数据表（文献编号 SLLS879）或更多信息，请联系 support@ti.com。