h1_key

    TSB41AB3 提供在基于电缆的 IEEE 1394 网络中实现三端口节点所需的数字和模拟收发器功能。每个电缆端口都包含两个差分线路收发器。收发器包括根据需要监控线路状况的电路，以确定连接状态、初始化和仲裁以及数据包接收和传输。

     TSB41AB3 旨在与线路层控制器 (LLC) 连接，例如 TSB12LV21、TSB12LV22、TSB12LV23、TSB12LV26、TSB12LV31、TSB12LV41、TSB12LV42 或 TSB12LV01A。 TSB41AB3 只需要一个外部 24.576-MHz 晶振作为参考。可以使用外部时钟代替晶体。

    一个内部振荡器驱动一个内部锁相环 (PLL)，它生成所需的 393.216-MHz 参考信号。该参考信号在内部被分频，以提供用于控制出站编码选通和数据信息传输的时钟信号。一个 49.152-MHz 时钟信号被提供给相关的 LLC 用于两个芯片的同步，并用于接收数据的重新同步。

    断电 (PD) 功能在通过将 PD 端置为高电平来启用时，会停止 PLL 的操作。 TSB41AB3 支持其自身与其 LLC 之间的可选隔离栅。当 ISO 输入端接高电平时，LLC 接口输出表现正常。

    当 ISO 端子连接为低电平时，启用内部微分逻辑，并驱动输出，以便它们可以通过 IEEE 标准 1394-1995 的附录 J 和 1394a-2000 中所述的电容或变压器电流隔离屏障进行耦合补充（第 5.9.4 节）（以下简称附件 J 型隔离）。要在 TI 总线保持器隔离下运行，PHY 上的 ISO 端子必须为高电平。通过两个、四个或八个并行路径（取决于请求的传输速度）从 LLC 接收要通过电缆端口传输的数据位。

    它们在 TSB41AB3 内部被锁存，与 49.152MHz 系统时钟同步。这些比特被串行组合、编码并以 98.304、196.608 或 392.216 Mbits/s（分别称为 S100、S200 和 S400 速度）作为出站数据选通信息流进行传输。在传输过程中，编码数据信息在TPB电缆对上进行差分传输，而编码选通信息在TPA电缆对上进行差分传输。

    在数据包接收期间，接收电缆端口的 TPA 和 TPB 发送器被禁用，而该端口的接收器被启用。在 TPA 电缆对上接收编码数据信息，在 TPB 电缆对上接收编码选通信息。接收到的数据选通信息被解码以恢复接收时钟信号和串行数据位。

    串行数据位分为 2 位、4 位或 8 位并行流（取决于指示的接收速度），重新同步到本地 49.152 MHz 系统时钟，然后发送到相关的 LLC。接收到的数据也在其他活动（连接）电缆端口上传输（重复）。 TPA 和 TPB 电缆接口都包含差分比较器，用于在初始化和仲裁期间监控线路状态。

    这些比较器的输出被内部逻辑用来确定仲裁状态。 TPA 通道监控输入电缆共模电压。该共模电压的值在仲裁期间用于设置下一个数据包传输的速度。

    此外，TPB 通道监控 TPB 对上的输入电缆共模电压，以了解远程提供的双绞线偏置电压是否存在。 TSB41AB3 在 TPBIAS 端子上提供 1.86V 标称偏置电压，用于端口端接。 PHY 包含三个独立的 TPBIAS 电路。

    当远程接收器通过电缆看到该偏置电压时，表明存在活动连接。这个偏置电压源必须通过一个 1 mF 的外部滤波电容来稳定。 TSB41AB3 中的线路驱动器在高阻抗电流模式下运行，设计用于外部 112-±1%。

    当 TSB41AB3 的电源关闭而双绞线电缆连接时，TSB41AB3 发送器和接收器电路向电缆提供高阻抗信号，并且不会在电缆的另一端加载 TPBIAS 电压。当使用 TSB41AB3 时没有将一个或多个端口引出到连接器，未使用端口的双绞线端子必须端接才能可靠运行。对于每个未使用的端口，TPB+ 和 TPB 端子可以连接在一起，然后接地，或者 TPB+ 和 TPB 端子可以连接到建议的端接网络。

    未使用端口的 TPA+、TPA 和 TPBIAS 端子可以不连接。 TPBias 端子可以连接到一个 1mF 电容器接地或悬空。 TESTM、SE 和 SM 端子用于设置各种制造测试条件。

    对于正常操作，建议将 TESTM 端子通过 1-k 电阻连接到 VDD，而 SM 直接接地。四个封装端子用作输入以设置自 ID 数据包中四个配置状态位的默认值，并通过 1-k 电阻器连接到高电平或作为设备设计的功能硬连线低电平。 PC0PC2 端子用于指示节点的默认功率等级状态（需要电缆供电或向电缆供电的能力）。

    有关功率级编码，请参见表 9。 C/LKON 终端用作输入以指示节点是等时资源管理器 (IRM) 或总线管理器 (BM) 的竞争者。 TSB41AB3 支持 IEEE 1394a-2000 规范中定义的挂起/恢复。

    挂起机制允许将直接连接的端口对置于低功耗保存状态（挂起状态），同时保持 1394 个总线段之间的端口到端口连接。当处于挂起状态时，端口无法发送或接收数据事务包。但是，处于挂起状态的端口能够检测连接状态变化并检测传入的 TPBias。

    当 TSB41AB3 的所有三个端口都挂起时，除带隙基准发生器和偏置检测电路之外的所有电路都将断电，从而显着节省功耗。有关挂起/恢复操作的更多详细信息，请参阅 1394a-2000 规范。建议对新设计使用暂停/恢复。

    端口发送器和接收器电路在断电期间（当 PD 输入端置为高电平时）、在复位期间（当 RESET 输入端置为低电平时）、当没有有源电缆连接到端口时或由内部仲裁逻辑。 TPBias 输出在断电期间、复位期间或按照 LLC 的命令禁用端口时禁用。当没有双绞线电缆端口接收传入偏置（即，它们已断开或暂停）时，CNA（电缆未激活）端子提供高电平，并可与 LPS 一起使用以确定何时关闭 TSB41AB3 . CNA 输出没有去抖动。

    当 PD 端子被置为高电平时，CNA 检测电路被启用（无论端口的先前状态如何）并且在 RESET 端子上激活下拉以强制复位 TSB41AB3 内部逻辑。链路电源状态 (LPS) 终端与 C/LKON 终端一起管理节点中的电源使用。 LLC 的 LPS 信号与 LCtrl 位一起使用（参见应用信息部分的表 1 和表 2）来指示 LLC 的活动/电源状态。

     LPS 信号还用于复位、禁用和初始化 PHY-LLC 接口（PHY-LCC 接口的状态仅由 LPS 输入控制，与 LCtrl 位的状态无关）。如果 LPS 输入保持低电平超过 2.6 ms，则认为 LPS 输入处于非活动状态，否则被认为处于活动状态。当 TSB41AB3 检测到 LPS 处于非活动状态时，它将 PHY-LLC 接口置于低功耗复位状态，其中 CTL 和 D 输出保持在逻辑零状态，LREQ 输入被忽略，但 SYSCLK 输出保持活动状态.如果 LPS 输入保持低电平超过 26 ms，则 PHY-LLC 接口进入低功耗禁用状态，其中 SYSCLK 输出也保持非活动状态。

     PHY-LLC 接口在硬件复位期间也保持在禁用状态。无论 PHYLLC 接口的状态如何，TSB41AB3 都会继续正常网络操作所需的中继器功能。当接口处于复位或禁用状态并且再次观察到 LPS 处于活动状态时，PHY 初始化接口并将其返回到正常操作。

    当 PHY-LLC 接口处于低功耗禁用状态时，如果所有端口都处于非活动状态（断开、禁用或挂起），则 TSB41AB3 会自动进入低功耗模式。在这种低功耗模式下，TSB41AB3 会禁用其内部时钟发生器，还会禁用各种电压和电流参考电路，具体取决于端口的状态（某些参考电路必须保持活动状态，以便检测新的电缆连接、断开连接或传入例如，TPBias）。当所有端口断开连接或禁用端口中断使能位清零时，达到最低功耗（超低功耗睡眠模式）。

     TSB41AB3 在 LPS 输入被置为高电平或发生端口事件时退出低功耗模式，这需要 TSB41AB3 变为活动状态以响应事件或通知 LLC 事件（输入偏置在暂停端口，在暂停端口上检测到断开连接，在未禁用端口上检测到新连接）。当 TSB41AB3 处于低功耗模式时，在 LPS 被置为高电平后 7.3 ms 内，SYSCLK 输出变为活动状态（PHY-LLC 接口被初始化并开始工作）。 PHY 使用 C/LKON 终端通知 LLC 上电并变为活动状态。

    激活时，C/LKON 信号是一个周期约为 163-ns 的方波。当 LLC 处于非活动状态且发生唤醒事件时，PHY 激活 C/LKON 输出。如上所述，当 LPS 输入不活动或 LCtrl 位被清除为 0 时，LLC 被视为不活动。

    当接收到寻址到该节点的链路开启 PHY 数据包时发生唤醒事件，或者有条件地当发生 PHY 中断。当 LLC 变为活动状态（LPS 活动且 LCtrl 位设置为 1）时，PHY 将 C/LKON 输出置低。当总线复位发生时，PHY 也会使 C/LKON 输出无效，除非存在 PHY 中断条件，否则会导致 C/LKON 处于活动状态。

     TSB41AB3 的特点是在 0°C 至 70°C 的温度范围内工作。 TSB41AB3I 的特点是在 40°C 至 85°C 的温度范围内工作。