h1_key

您当前的位置: 首页 > 逻辑器件 > 收发器 > TSB41BA3DIPFP
为方便购买元器件TSB41BA3DIPFP,请您提前  登录

逻辑器件/收发器/TSB41BA3DIPFP

库存类型&价格:
领券
500-25
自营库存:0 个(一整包装有96个)
货期:1-3天发货
商品重量:0.00000100kg
  • 购买数量:
    - +
    合计:
  • 国内库存:0 个(一整包装有96个)
    货期:3-5天发货
    商品重量:0.00000100kg
  • 订货数量:
    - +
    合计:
  • 原厂库存:2969 个(一整包装有96个)
    货期:7-10天发货
    商品重量:0.00000100kg
  • 订货数量:
    - +
    合计:
  • 海外库存:138 个(一整包装有96个)
    货期:7-15天发货
    商品重量:0.00000100kg
  • 订货数量:
    - +
    合计:
  • TSB41BA3DIPFP
    在售
    80-HTQFP(12x12)
    TSB41BA3DIPFPDATASHEET
    TI1911769
    商品分类 收发器
    品牌 TI(德州仪器)
    封装 80-HTQFP(12x12)
    包装 整包装
    类型 收发器
    协议 IEEE1394
    驱动器/接收器数 -
    双工 -
    数据速率 -
    电压-供电 1.8V,3.3V
    工作温度 -40℃~85℃
    基本产品编号 TSB41BA3D
    HTSUS 8542.39.0001
    ECCN EAR99
    REACH状态 非REACH产品
    湿气敏感性等级(MSL) 3(168小时)
    RoHS状态 符合ROHS3规范
    安装类型 表面贴装型
    根据勾选的参数属性查找商品。
    根据勾选的参数属性,为您找到 0 个类似商品 点击查看
    根据勾选的参数属性,没有为您找到类似商品。
        TSB41BA3D 提供了在基于电缆的 IEEE 1394 网络中实现三端口节点所需的数字和模拟收发器功能。每个电缆端口都包含两个差分线路收发器。收发器包括根据需要监控线路状况的电路,以确定连接状态、初始化和仲裁以及数据包接收和传输。

         TSB41BA3D 与链路层控制器 (LLC) 连接,例如 TSB82AA2、TSB12LV21、TSB12LV26、TSB12LV32、TSB42AA4、TSB42AB4、TSB12LV01B 或 TSB12LV01C。它还可以通过电缆端口连接到集成的 1394 Link + PHY 层,例如 TSB43AB2。 TSB41BA3D 由单个 3.3V 电源供电。

        内核电压由内部稳压器提供给 PLLVDD-CORE 和 DVDD-CORE 端子。为保护锁相环 (PLL) 免受噪声影响,PLLVDD-CORE 端子必须与 DVDD-CORE 端子分开去耦。 PLLVDD-CORE 端子用 1-mF 和更小的去耦电容去耦,而 DVDD-CORE 端子用 1-mF 和更小的去耦电容单独去耦。

         DVDD-CORE 和 PLLVDD-CORE 之间的分离必须通过单独的电源轨或平面来实现。 TSB41BA3D 可由双电源、一个用于 I/O 的 3.3V 电源和一个内核电压电源供电。根据本数据表推荐工作条件部分的要求,向 PLLVDD-CORE 和 DVDD-CORE 端子提供内核电压电源。

         PLLVDD-CORE 端子必须与 DVDD-CORE 端子分开,PLLVDD-CORE 端子用 1-mF 和更小的去耦电容去耦,而 DVDD-CORE 端子用 1-mF 和更小的去耦电容单独去耦。 DVDD-CORE 和 PLLVDD-CORE 之间的分离可以通过单独的电源轨实现,也可以通过单个电源轨实现,其中 DVDD-CORE 和 PLLVDD-CORE 由滤波器网络隔开,以防止来自 PLLVDD-CORE 的噪声供应。 TSB41BA3D 需要一个外部 49.152-MHz 晶振来生成参考时钟。

        外部时钟驱动一个内部 PLL,它产生所需的参考信号。该参考信号提供控制出站编码信息传输的时钟信号。一个 49.152-MHz 时钟信号由 PHY 提供给相关的 LLC 以同步两个设备,并在按照 IEEE 1394a-2000 标准操作 PHY-link 接口时用于接收数据的重新同步。

        当按照 IEEE 1394b-2002 标准操作 PHY-link 接口时,PHY 向相关 LLC 提供 98.304 MHz 时钟信号,用于同步两个设备。断电 (PD) 功能在通过将 PD 端置为高电平来启用时,会停止 PLL 的操作。要通过电缆端口传输的数据位在 2、4 或 8 个并行路径上从 LLC 接收(取决于请求的传输速度和 PHY 链路接口操作模式)。

        它们在内部被锁存、串行组合、编码和以 98.304、122.78、196.608、245.76、393.216 或 491.52 Mbps(分别称为 S100、S100B、S200、S200B、S400 或 S400B 速度)作为出站信息传输溪流。 PHY-link 接口可以遵循 IEEE 1394a-2000 协议或 IEEE 1394b-2002 协议。当使用诸如 TSB12LV26 之类的 1394a-2000 LLC 时,必须取消断言 BMODE 端子。

        然后,PHY 链路接口按照传统的 1394a-2000 标准运行。当使用 TSB82AA2 等 1394b LLC 时,必须断言 BMODE 终端。 PHY-link 接口则符合 1394b-2002 标准。

        电缆接口可以在所有端口上遵循 IEEE 1394a-2000 协议或 1394b 协议。操作模式由所连接端口的接口能力决定。当三个端口中的任何一个连接到兼容 1394a-2000 的设备时,该端口上的电缆接口以兼容的 S100、S200 或 S400 速度在 1394a-2000 数据选通模式下运行。

        当双语端口连接到符合 1394b 标准的节点时,该端口上的电缆接口按照 1394b-2002 标准以 S100B、S200B 或 S400B 速度运行。 TSB41BA3D 自动确定双语端口的正确电缆接口连接方法。注意:BMODE 终端不选择电缆接口操作模式。

         BMODE 终端选择 PHY-link 接口操作模式并影响电缆上的仲裁模式。当 BMODE 端子被置低时,PHY-link 接口被置于 1394a-2000 模式并且 BOSS 仲裁被禁用。当 BMODE 终端被置位时,PHY-link 接口被置于 1394b-2002 模式并且 BOSS 仲裁被启用。

        在数据包接收期间,串行数据位被分成 2 位、4 位或 8 位并行流(取决于指示的接收速度和 PHY 链路接口操作模式),重新同步到本地系统时钟,然后发送到相关的有限责任公司。接收到的数据也在其他连接和活动的电缆端口上传输(重复)。双绞线 A (TPA) 和双绞线 B (TPB) 电缆接口都包含差分比较器,用于在连接到符合 1394a-2000 的设备时在初始化和仲裁期间监控线路状态。

        这些比较器的输出被内部逻辑用来确定仲裁状态。 TPA 通道监控输入电缆共模电压。该共模电压值在 1394a 模式仲裁期间使用,并设置下一个数据包传输的速度。

        此外,TPB 通道监控 TPB 对上的输入电缆共模电压,以了解远程提供的双绞线偏置 (TPBIAS) 电压是否存在。当连接到符合 1394a-2000 标准的节点时,TSB41BA3D 在 TPBIAS 端子上提供 1.86-V 标称偏置电压,用于端口端接。 PHY 包含三个独立的 TPBIAS 电路(每个端口一个)。

        当远程接收器通过电缆看到该偏置电压时,表明存在活动连接。这个偏置电压源必须通过一个 1 mF 的外部滤波电容器来稳定。TSB41BA3D 中的线路驱动器设计为与外部 112 端接电阻网络一起工作,以匹配 110 电缆阻抗。

        双绞线电缆的每一端都需要一个终端网络。每个网络由一对串联的~56-电阻组成。连接到 TPA 端子的这对电阻器的中点连接到其对应的 TPBIAS 电压端子。

        直接连接到 TPB 端子的这对电阻器的中点通过并联 RC 网络耦合到地,推荐值为 5 k 和 270 pF。当与内部接收器电路并联时,外部线路终端电阻器的值旨在满足标准规范。连接在 R0 和 R1 端子之间的精密外部电阻器设置驱动器输出电流以及其他内部工作电流。

        当 TSB41BA3D 的电源关闭且双绞线电缆连接时,TSB41BA3D 发送器和接收器电路向电缆提供高阻抗信号,该信号不会在电缆的另一端加载设备。当使用 TSB41BA3D 时未将一个或多个端口引出到连接器上,未使用端口的双绞线端子必须端接才能可靠运行。对于每个未使用的端口,首选方法是将端口强制为仅 1394a 模式(仅数据选通模式,DS),然后 TPB+ 和 TPB 端子可以连接在一起,然后拉至地或 TPB+和 TPB 终端可以连接到建议的正常终端网络。

        未使用端口的 TPA+ 和 TPA 端子可以不连接。 TPBIAS#_SD# 端子可以不连接。如果端口处于双语 (Bi) 模式,则可以不连接 TPB+ 和 TPB 终端,或者可以将 TPB+ 和 TPB 终端连接到建议的正常终端网络。

        未使用端口的 TPA+ 和 TPA 端子可以不连接。 TPBIAS#_SD# 端子可以不连接。如果端口处于强制 1394b 仅 Beta(B1、B2 或 B4)模式,则可以不连接 TPB+ 和 TPB 端子,或者可以将 TPB+ 和 TPB 端子连接到建议的正常终端网络。

        未使用端口的 TPA+ 和 TPA 端子可以不连接。 TPBIAS#_SD# 端子必须通过一个 1.2-k 或更小的电阻器接地。要将端口用作 1394b 双语端口,速度/模式选择端子(S5_LKON、S4、S3、S2_PC0、S1_PC1 和 S0_PC2)需要通过 1-k 电阻拉至 VCC 或接地。

        每当 1394b 双语或 1394b Beta-only 连接器连接到端口时,该端口必须在 1394b 双语模式下运行。要将端口作为仅 1394a 端口运行,必须正确配置速度/模式选择终端以强制在该端口上仅运行 1394a-2000。端口必须强制进入仅数据选通模式的唯一情况是端口连接到 1394a 连接器(推荐使用 6 针或 4 针)。

        提供此模式是为了确保永远不会通过 1394a 电缆发送 1394b 信号。注意:双语端口只能连接到在 S400b 上运行的仅 1394b 端口。它无法与 S200b 或 S100b 端口建立连接。

        已强制连接到 S400b (B4) 的端口可以连接到 S400b (B4) 或 S200b (B2) 或 S100b (B1) 上的仅 1394b 端口。强制连接到 S200b 的端口可以连接到 S200b 或 S100b 上的 1394b-only 端口。已强制连接到 S100b 的端口只能连接到 S100b 上的 1394b-only 端口。

         TESTM、SE 和 SM 端子用于设置各种制造测试条件。对于正常操作,TESTM 端子必须通过一个 1-k 电阻器连接到 VDD。 SE 和 SM 端子必须通过 1-k 电阻接地。

        三个封装终端用作输入来设置自身ID数据包中三个配置状态位的默认值。根据设备设计,它们可以通过 1-k 电阻器拉高或硬连线拉低。在某些速度/模式选择中,S2_PC0、S1_PC1 和 S0_PC2 端子指示节点的默认功率等级状态(需要从电缆供电或向电缆供电的能力),请参阅 。

         PHY 寄存器集中的竞争者位指示节点是等时资源管理器 (IRM) 或总线管理器 (BM) 的竞争者。在 TSB41BA3D 上,该位只能通过写入 PHY 寄存器集来设置。如果一个节点是 IRM 或 BM 的竞争者,则节点软件必须在 PHY 寄存器集中设置该位。

         LPS(链路电源状态)终端与 S5_LKON 终端一起管理节点中的电源使用情况。来自 LLC 的 LPS 信号与 LCtrl 位一起使用(参见应用信息部分)来指示 LLC 的活动/电源状态。 LPS 信号还复位、禁用和初始化 PHY-LLC 接口(PHY-LCC 接口的状态仅由 LPS 输入控制,而与 LCtrl 位的状态无关)。

        注意:TSB41BA3D 没有电缆非活动 (CNA) 端子。为了实现类似的功能,可以将各个 PHY 端口设置为在端口更改状态时发出中断。如果 LPS 端子为低电平,则会生成一个链接开启 (LKON) 输出时钟。

        请参阅寄存器位 PIE、PEI 和 WDIE 以及各个中断位。如果 LPS 输入保持低电平超过 LPS_RESET 时间(参见 LPS 端子定义),则认为 LPS 输入处于非活动状态,否则被认为处于活动状态。当 TSB41BA3D 检测到 LPS 输入无效时,PHY-LLC 接口被置于低功耗复位状态,其中 CTL 和 D 输出保持在逻辑 0 状态,并且 LREQ 输入被忽略,但是 PCLK 输出保持活跃。

        如果 LPS 输入保持低电平的时间超过 LPS_DISABLE 时间(参见 LPS 终端定义),则 PHY-LLC 接口进入低功耗禁用状态,其中 PCLK 输出也保持非活动状态。无论 PHY-LLC 接口的状态如何,TSB41BA3D 都能继续正常网络操作所需的中继器功能。当接口处于复位或禁用状态并且再次观察到 LPS 输入处于活动状态时,PHY 初始化接口并返回正常操作。

         PHY-LLC 接口在硬件复位期间也保持在禁用状态。当 LPS 端子在检测到进入 LPS_DISABLE 时间后返回到活动状态时,TSB41BA3D 发出总线复位。这会广播节点自 ID 数据包,其中包含更新的 L 位状态(现在可以访问 PHY LLC)。

         PHY 使用 S5_LKON 终端通知 LLC 上电并变为活动状态。激活时,输出 S5_LKON 信号为方波。当 LLC 处于非活动状态且发生唤醒事件时,PHY 激活 S5_LKON 输出。

        当 LPS 输入无效时(如前所述)或 LCtrl 位被清除为 0,LLC 被视为无效。当接收到寻址到该节点的链路开启 PHY 数据包时发生唤醒事件,或者有条件地当发生 PHY 中断。当 LLC 变为活动状态(LPS 检测为活动且 LCtrl 位设置为 1)时,PHY 将 S5_LKON 输出置低。

        当总线复位发生时,PHY 也会使 S5_LKON 输出无效,除非存在 PHY 中断条件,否则会导致 S5_LKON 处于活动状态。如果 PHY 重新上电并且功率等级为 0 到 4,则 PHY 将 S5_LKON 置位大约 167 µs 或直到两个 LPS 都处于活动状态且 LCtrl 位为 1。
    封装:80-HTQFP(12x12)
    产品状态:在售
    德州仪器 增强型产品选型手册
    品牌:德州仪器 2022-10-26 850次 27次
    德州仪器 宇航类产品选型手册
    品牌:德州仪器 2022-10-26 367次 10次
    德州仪器 小尺寸逻辑器件选型手册
    品牌:德州仪器 2022-10-26 399次 17次
    德州仪器 系统级ESD保护选型手册
    品牌:德州仪器 2022-10-26 388次 12次
    德州仪器 无线应用选型手册
    品牌:德州仪器 2022-10-26 385次 19次
    德州仪器 图像传感器电压转换选型手册
    品牌:德州仪器 2022-10-26 395次 18次
    德州仪器 汽车监控器和复位IC选型手册
    品牌:德州仪器 2022-10-26 416次 16次
    德州仪器 DLP®显示和投影芯片组选型手册
    品牌:德州仪器 2022-10-26 387次 12次
    隐藏


    1

    您还可以继续添加对比商品

    2

    您还可以继续添加对比商品

    3

    您还可以继续添加对比商品

    10s
    温馨提示:
    订单商品问题请移至我的售后服务提交售后申请,其他需投诉问题可移至我的投诉提交,我们将在第一时间给您答复
    返回顶部