返回顶部

集成电路/EVAL-AD9838SDZ
商品型号:EVAL-AD9838SDZ

参考起售量(pcs)参考价格
1 个以上¥95/个
品牌:ADI(亚德诺)
封装:-
货期:7天
已售出: 53183个
库存数量:0 个(可订货)

  • 商品名称:EVAL-AD9838SDZ
  • 商品品牌:ADI(亚德诺)
  • 商品类别:集成电路
  • 二级分类:集成电路
  • 商品型号:

    EVAL-AD9838SDZ

  • 封装规格:-
  • 商品编号:ADI1811511692
  • 商品重量:0.000100kg
EVAL-AD9838SDZ中文资料
EVAL-AD9838SDZ中文资料第17页精选内容: AD9838 Rev. A |第17页,共32页功能说明串行接口 AD9838具有标准的3线串行接口与SPI,QSPI?,MICROWIRE?和DSP兼容接口标准.数据在控制下作为16位字加载到设备中串行时钟输入SCLK.这个操作的时序图,在图4中给出. FSYNC是一个电平触发输入,作为一个帧同步 - 输入和芯片使能输入.数据可以转移到设备只有当FSYNC低.要开始串行数据传输,应该将FSYNC降低,观察最小的FSYNC 到SCLK下降沿建立时间t 7 (见表2). FSYNC之后变低,串行数据移入输入移位寄存器器件在SCLK的下降沿上进行16个时钟脉冲. FSYNC可以在SCLK的第16个下降沿后采取高电平,观察 最小SCLK下降沿到FSYNC上升沿时间,t 8 .或者,FSYNC可以保持在16 SCLK倍数的低电平脉冲,然后在数据传输结束时变高.在这样,可以加载连续的16位字的流而FSYNC则处于低位; FSYNC只有在十六号以后才能上涨加载最后一个字的SCLK下降沿. SCLK可以是连续的,也可以是空闲的高或低写操作.无论哪种情况,FSYNC都必须高 变低(t 12 ).有关如何编程AD9838的示例,请参阅AN-1070 ADI公司网站上的应用笔记.该 AD9838具有与AD9833 / AD9834相同的寄存器设置.延期期限延迟时间段与每个操作相关联.当...的时候 FSELECT和PSELECT引脚更改值,有一个管道在控制转移到选定的寄存器之前延迟. 当满足t 11 和t 11A 时序规范时(见图3), FSELECT和PSELECT有8个MCLK周期的延迟. 当t 11 和t 11A 时间规格不符合时,延迟增加了一个MCLK周期.类似地,等待时间段与每个异步关联写操作.如果选择的频率或相位寄存器是载入一个新的单词,有八个或九个MCLK的延迟在模拟输出改变之前的周期.延迟可以是八或者9个MCLK周期,具体取决于MCLK的位置当数据加
EVAL-AD9838SDZ关联型号
机译版中文资料(1/10) 英文原版数据手册(1/10)

*EVAL-AD9838SDZ中文资料的内容均为机器翻译结果,仅供参考

共10页,到第