LMK3H0102系列介绍资料

您当前的位置：首页 > 时钟和计时 > 时钟发生器 > LMK3H0102

LMK3H0102

正在供货

基于体声波 (BAW) 的 PCIe 第 1 代到第 6 代兼容无参考时钟发生器

立即搜索现货

产品详情|
产品购买|

产品详情

说明
特性
参数
封装 | 引脚 | 尺寸

LMK3H0102 是一款 2 输出 PCIe 第 1 代至第 6 代兼容无基准时钟发生器，支持展频时钟 (SSC)。该器件基于 TI 专有的体声波 (BAW) 技术，无需任何晶体或外部时钟基准即可提供 ±25ppm 时钟输出。该器件可以同时提供 2 个 SSC 时钟、2 个非 SSC 时钟，或者同时提供 1 个 SSC 时钟和 1 个非 SSC 时钟。该器件满足从第 1 代到第 6 代的完整 PCIe 合规性，包括具有或不具有 SSC、独立基准无展频 (SRNS) 和独立基准独立展频 (SRIS) 的通用时钟。

可通过 GPIO 引脚或 I 2C 接口轻松配置该器件。可以使用一个外部直流/直流转换器为该器件供电。有关电源滤波和通过直流/直流转换器供电的详细指南，请参阅电源相关建议。

集成 BAW 谐振器，无需外部基准
灵活的频率生成：
- 两个通道分频器：多达三个独特的输出频率，范围为 2.5MHz 至 400MHz
- LVCMOS 输出支持高达 200MHz 的频率：1.8V、2.5V 或 3.3V
- OUT0 和 OUT1 引脚上的交流 LVDS、直流 LVDS、LP-HCSL 和 LVCMOS 组合
- 额外的 LVCMOS 输出可生成多达 5 个 LVCMOS 时钟
总输出频率稳定性：±25ppm
2 个运行模式：I 2C 或预编程的 OTP
- 完全可配置的 I 2C 地址
环境温度： –40°C 至 85°C
符合 PCIe 第 1 代到第 6 代标准：具有或不具有 SSC、SRNS 和 SRIS 的通用时钟
极低的 PCIe 抖动
- PCIe 第 3 代通用时钟抖动：最大 140fs（PCIe 限制为 1ps）
- PCIe 第 4 代通用时钟抖动：最大 140fs（PCIe 限制为 500fs）
- PCIe 第 5 代通用时钟抖动：最大 45fs（PCIe 限制为 150fs）
- PCIe 第 6 代通用时钟抖动：最大 45fs（PCIe 限制为 100fs）
支持混合 SSC 和非 SSC 输出模式，兼容所有 PCIe 第 1 代到第 6 代
- 2 个 SSC 输出、2 个非 SSC 输出或者 1 个 SSC 输出和 1 个非 SSC 输出
可编程 SSC 调制深度
- 预编程：–0.1%、–0.25%、–0.3% 和 –0.5% 向下展频
- 寄存器可编程：–0.1% 至 –3% 向下展频或 ±0.05% 至 ±1.5% 中心展频
VDD = VDDO = 1.8V/2.5V/3.3V ± 5%
当两个输出均为 LP-HCSL 时，电流消耗低至 60mA
内部 LDO，对于 LP-HCSL 输出在 500kHz 开关噪声下具有 –93.1dBc PSNR
启动时间：<5ms
输出到输出偏斜：<50 ps
失效防护输入和 VDD 引脚

Function	Clock generator
Number of outputs	2
Output frequency (max) (MHz)	400
Core supply voltage (V)	1.8, 2.5, 3.3
Output supply voltage (V)	1.8, 2.5, 3.3
Output type	LP-HCSL, LVCMOS, LVDS
Operating temperature range (°C)	-40 to 85
Features	I2C, Pin programmable, Serial interface
Rating	Catalog

VQFN (RER)

9 mm² 3 x 3

产品购买

商品型号
封装
工作温度
包装
价格
现货库存
操作

很抱歉，暂时无法提供与“LMK3H0102”系列相匹配的产品，您可以联系专属客服快速找货或在现货搜索框中重新搜索。

专属客服快速找货

* 我的问题/建议：
* 联系电话：
上传图片（选填）：	请您提交2M以内的jpg,gif,png格式文件
投诉订单号（选填）：

h1_key

LMK3H0102

基于体声波 (BAW) 的 PCIe 第 1 代到第 6 代兼容无参考时钟发生器

4000-306-326