该器件具有高频功能和极低的抖动特性，可在不降低信噪比的情况下，很好地解决时钟精度、高频数据转换器的问题。4 个高频时钟输出中的每一个输出以及具有更大分频器范围的附加 LOGICLK 输出都与 SYSREF 输出时钟信号配对。JESD 接口的 SYSREF 信号可以在内部生成，也可以作为输入传入，并重新计时为器件时钟。对于数据转换器时钟应用，务必使时钟的抖动小于数据转换器的孔径抖动。在需要对 4 个以上数据转换器进行时钟控制的应用中，可以使用多个器件开发各种级联架构，以分配所需的所有高频时钟和 SYSREF 信号。凭借其低抖动和低本底噪声，该器件可与超低噪声参考时钟源相结合，是时钟控制型数据转换器的典型解决方案，尤其是在 3GHz 以上采样时。
| Integrated VCO | No |
| Output frequency (min) (MHz) | 300 |
| Output frequency (max) (MHz) | 12800 |
| Current consumption (mA) | 405 |
| Features | Integrated multiplier and divider modes, JESD204B/C SYSREF support, Phase synchronization, RF clock distribution, Ultra-low additive jitter |
| 1/f noise (10-kHz offset at 1-GHz carrier) (dBc/Hz) | -161 |
| Rating | Catalog |
| Operating temperature range (°C) | -40 to 85 |
| Lock time (µs) (typ) | Loop BW dependent |
| VQFN (RHA) | 40 | 36 mm² 6 x 6 |
关注公众号，优惠活动早知道！
Copyright ©2023 wlxmall.com万联芯城版权所有 | 电信与信息服务业务经营许可证100798号 | 粤ICP备14012234号 | 投诉建议
客服电话：4000-306-326 文明办网文明上网举报电话：010-82615762 违法不良信息举报中心
| * 我的问题/建议： | |
| * 联系电话： | |
| 上传图片（选填）： |
请您提交2M以内的jpg,gif,png格式文件 |
| 投诉订单号（选填）： | |
购物车中还没有商品，赶紧选购吧！
正在供货
加入购物车
