LMK1D120x 时钟缓冲器能够以超低的时钟分配偏斜，将两个可选时钟输入（IN0 和 IN1）之一分配给 4 或 8 对差分 LVDS 时钟输出（OUT0 至 OUT7）。LMK1D12x 系列可接受两个时钟源传入一个输入多路复用器。输入可以为 LVDS、LVPECL、LP-HCSL、HCSL、CML 或 LVCMOS。
LMK1D12x 专为驱动 50Ω 传输线路而设计。在以单端模式驱动输入的情况下，必须将 中所示的适当偏置电压施加到未使用的负输入引脚。
IN_SEL 引脚用于选择要发送到输出的输入。如果该引脚保持开路，该引脚将禁用输出（逻辑低电平）。该器件支持失效防护功能。该器件还整合了输入迟滞，可防止在没有输入信号的情况下输出随机振荡。
该器件可在 1.8V、2.5V 或 3.3V 电源环境下工作，温度范围是 –40°C 至 105°C（环境温度）。下表显示了 LMK1D12x 封装类型：
超低相位本底噪声：-164dBc/Hz（典型值）
超低传播延迟：< 575ps（最大值）
输出偏斜：20ps（最大值）
LMK1D1204：3mm × 3mm 16 引脚 VQFN (RGT) 封装
LMK1D1208：5mm × 5mm 28 引脚 VQFN (RHD) 封装
| Function | Clock buffer, Differential |
| Additive RMS jitter (typ) (fs) | 50 |
| Output frequency (max) (MHz) | 2000 |
| Number of outputs | 4 |
| Output supply voltage (V) | 1.8, 2.5, 3.3 |
| Core supply voltage (V) | 1.8, 2.5, 3.3 |
| Output skew (ps) | 20 |
| Features | 2 |
| Operating temperature range (°C) | -40 to 105 |
| Rating | Catalog |
| Output type | LVDS |
| Input type | HCSL, LP-HCSL, LVCMOS, LVDS, LVPECL |
| VQFN (RGT) | 16 | 9 mm² 3 x 3 |
关注公众号，优惠活动早知道！
Copyright ©2023 wlxmall.com万联芯城版权所有 | 电信与信息服务业务经营许可证100798号 | 粤ICP备14012234号 | 投诉建议
客服电话：4000-306-326 文明办网文明上网举报电话：010-82615762 违法不良信息举报中心
| * 我的问题/建议： | |
| * 联系电话： | |
| 上传图片（选填）： |
请您提交2M以内的jpg,gif,png格式文件 |
| 投诉订单号（选填）： | |
购物车中还没有商品，赶紧选购吧！
正在供货
加入购物车
