CDCLVP111-SP 时钟驱动器能够以最低时钟分配偏移将 LVPECL 输入的一对差分时钟(CLK0 和 CLK1)分配至十对差分 LVPECL 时钟(Q0 和 Q9)输出。CDCLVP111-SP 可接受两个时钟源传入一个输入多路复用器。CDCLVP111-SP 专为驱动 50Ω 传输线路而设计。当一个输出引脚不被使用时,建议将其保持在开状态以减少功耗。如果只使用差分对中的输出引脚中的一个,那么其它输出引脚必须被同样地端接至 50Ω。
如果要求单端输入运行,VBB基准电压输出被使用。在这种情况下,VBB引脚应该被连接至CLK0并由一个 10nF 电容器旁通至接地 (GND)。
如需实现高速性能,强烈建议采用差分模式。
CDCLVP111-SP 的额定工作温度范围为 -55°C 至 125°C。
(1)提供定制温度范围。
| Function | Differential |
| Additive RMS jitter (typ) (fs) | 40 |
| Output frequency (max) (MHz) | 3500 |
| Number of outputs | 10 |
| Output supply voltage (V) | 3.3 |
| Core supply voltage (V) | 3.3 |
| Output skew (ps) | 50 |
| Features | 1 |
| Operating temperature range (°C) | -55 to 125 |
| Rating | Space |
| Output type | LVPECL |
| Input type | CML, LVDS, LVPECL, SSTL |
| CFP (HFG) | 36 | 82.410084 mm² 9.078 x 9.078 |
很抱歉,暂时无法提供与“CDCLVP111-SP”系列相匹配的产品,您可以联系专属客服快速找货或在现货搜索框中重新搜索。