LMK04208 器件是一款高性能时钟调节器，具备出色的时钟抖动消除、生成和分配 等高级功能， 能够充分满足新一代系统要求。双环 PLLatinum架构利用低噪声 VCXO 模块能够实现 111fs RMS 抖动（12kHz 至 20MHz）或采用低成本外部晶振及变容二极管实现低于 200fs 的 RMS 抖动（12kHz 至 20MHz）。
双环架构由两个高性能锁相环 (PLL)、一个低噪声晶体振荡器电路以及一个高性能压控振荡器 (VCO) 构成。第一个 PLL (PLL1) 具有低噪声抖动消除器功能，而第二个 PLL (PLL2) 执行时钟生成。PLL1 可配置为与外部 VCXO 模块配合使用，或与具有外部可调晶体和变容二极管的集成式晶体振荡器配合使用。当应用于很窄的环路带宽时，PLL1 使用 VCXO 模块或可调晶体的优异近端相位噪声（偏移低于 50kHz）清理输入时钟。PLL1 的输出将用作 PLL2 的清理输入参考，以锁定集成式 VCO。可对 PLL2 的环路带宽进行优化以清理远端相位噪声（偏移高于 50 kHz），集成式 VCO 优于 VCXO 模块或 PLL1 中使用的可调晶体。
All trademarks are the property of their respective owners.
| Function | Dual-loop PLL |
| Number of outputs | 7 |
| RMS jitter (fs) | 111 |
| Output frequency (min) (MHz) | 0.329 |
| Output frequency (max) (MHz) | 3072 |
| Input type | LVCMOS, LVDS, LVPECL |
| Output type | LVCMOS, LVDS, LVPECL |
| Supply voltage (min) (V) | 3.15 |
| Supply voltage (max) (V) | 3.45 |
| Features | 0 Delay |
| Rating | Catalog |
| Operating temperature range (°C) | -40 to 85 |
| Number of input channels | 2 |
| WQFN (NKD) | 64 | 81 mm² 9 x 9 |
关注公众号，优惠活动早知道！
Copyright ©2023 wlxmall.com万联芯城版权所有 | 电信与信息服务业务经营许可证100798号 | 粤ICP备14012234号 | 投诉建议
客服电话：4000-306-326 文明办网文明上网举报电话：010-82615762 违法不良信息举报中心
| * 我的问题/建议： | |
| * 联系电话： | |
| 上传图片（选填）： |
请您提交2M以内的jpg,gif,png格式文件 |
| 投诉订单号（选填）： | |
购物车中还没有商品，赶紧选购吧！
正在供货
加入购物车
