h1_key

CDCS503-Q1 是一款带有可选频率倍乘的可展频、LVCMOS 输入时钟缓冲器。

它与 CDCS502 共用主要的功能性，但是它使用一个 LVCMOS 输入级而不是 CDCS502 所使用的晶振输入级，并且 CDCS503-Q1 有一个输出使能引脚。

此器件在输入上接受一个 3.3V LVCMOS 信号。

这个输入信号由一个锁相环路 (PLL) 处理，此环路的输出频率或者与输入频率相等或者被乘以因子 4。

PLL 还可通过三角调制将时钟信号以输出时钟频率为中心扩展 ±0%，±0.5%，±1% 或者 ±2%。

这样，此器件可生成介于 8MHz 和 108MHz 之间带有或者不带有 SSC 的输出频率。

一个独立的控制引脚可被用于启用或者禁用输出。 CDCS503-Q1 运行在一个 3.3V 环境中。

器件额定运行温度介于 -40°C 至 105°C 之间，并采用 8 引脚 TSSOP 封装。