LMK01801 是针对时钟系统的一种超低噪音的解决方案,需要精确时钟的分配和频率分频。
LMK01801 具有超低残余噪声、频率分频、数字和模拟延迟调整以及十四 (14) 个可编程差分输出:LVPECL、LVDS 和 LVCMOS(每个差分输出有 2 个输出)。
LMK01801 具有两个独立输入,该输入可采用差分驱动(LVDS、LVPECL)或以单端模式驱动(LVCMOS、RF Sinewave)。第一个输入驱动包括八 (8) 个输出的输出组 A。第二个输入驱动包括六 (6) 个输出的输出组 B。
| Function | Clock divider |
| Additive RMS jitter (typ) (fs) | 50 |
| Output frequency (max) (MHz) | 3100 |
| Number of outputs | 12 |
| Output supply voltage (V) | 3.3 |
| Core supply voltage (V) | 3.3 |
| Output skew (ps) | 3 |
| Features | Pin programmable, uWire |
| Operating temperature range (°C) | -40 to 85 |
| Rating | Catalog |
| Output type | LVCMOS, LVDS, LVPECL |
| Input type | LVDS |
| WQFN (RHS) | 48 | 49 mm² 7 x 7 |