h1_key

AFE58JD48 器件是一款高度集成的模拟前端 (AFE) 解决方案，专门为高端超声系统而设计。

AFE58JD48 是一款针对高端医疗超声应用进行了优化的集成模拟前端 (AFE)。该器件通过一个多芯片模块 (MCM) 实现，该模块带有三个裸片：一个 16 通道压控放大器 (VCA) 裸片和两个 8 通道模数转换器 (ADC) 裸片。

VCA 裸片中的每个通道均可配置为两种模式之一：时间增益补偿 (TGC) 模式和连续波 (CW) 模式。在 TGC 模式下，每个通道包含一个低噪声放大器 (LNA)、一个电压控制器衰减器 (VCAT)、一个可编程增益放大器 (PGA) 和一个三阶低通滤波器 (LPF)。LNA 能够以 21dB、18dB 或 15 dB 的增益进行编程。LNA 还支持有源终端。VCAT 支持 0dB 至 36dB 的衰减范围，并对衰减进行模拟电压控制。PGA 提供阶跃为 3dB 的 18dB 至 27dB 增益选项。LPF 截至频率可以在 10MHz 和 60MHz 之间进行设置，以支持具有不同频率的超声 应用， 尤其是新兴的高频超声成像 应用中的数字输入 D 类音频放大器。在 CW 模式下，LNA 的输出将进入具有 16 种可选相位延迟的低功耗无源混频器，后跟具有带通滤波器的加法放大器。可以对每个模拟输入信号施加不同的相位延迟，从而执行片上波束形成操作。CW 混频器中的谐波滤波器可以抑制三阶和五阶谐波，从而增强 CW 多普勒测量的灵敏度。

ADC 裸片可配置为以 16 位或 14 位的分辨率运行。该 ADC 主要支持速率高达 12.8Gbps 的 JESD204B 接口，并可降低高通道数系统中电路板布线的难度。ADC 的输出接口也可以设置为低电压差分信号 (LVDS)，可轻松与低成本现场可编程门阵列 (FPGA) 相连接。该 ADC 能够以 125MSPS 16 位的最高速率运行，并通过 JESD204B 接口发送数字化数据。当使用 LVDS 接口时，ADC 采样率和分辨率受 1.28Gbps 的 LVDS 输出速率或 16 位分辨率下的 80MSPS 的转换速率限制。在这种情况下，可以将 14 位分辨率的 ADC 配置为以更高的速率采样，但仍保持相同的输出数据速率。根据设计，ADC 的功耗可根据采样率进行调整。

此外，AFE58JD48 还包含数字解调器模块。具有可编程抽取滤波器的数字同相和正交 (I/Q) 解调器加快了低功耗下计算密集型算法的执行速度。

该器件还支持各种功率和噪声组合选项，从而优化系统性能。因此，对于采用墙壁电源插座或电池供电的高端系统而言，该器件是非常适合的超声波 AFE 解决方案。

该器件采用 15mm × 15mm NFBGA-289 封装，并且几乎可与 AFE58JD28 和 AFE58JD18 器件引脚兼容。