SN65176B 和 SN75176B 差分总线收发器旨在实现多点总线传输线路上的双向数据通信。这些器件专为平衡传输线路而设计,符合 ANSI 标准 TIA/EIA-422-B 和 TIA/EIA-485-A 以及 ITU 建议 V.11 和 X.27。
SN65176B 和 SN75176B 器件整合了一个三态差分线路驱动器和一个差分输入线路接收器,两者均采用 5V 单电源供电。驱动器和接收器分别具有高电平有效和低电平有效使能端,它们可以在外部连接在一起以用作方向控制。驱动器差分输出端和接收器差分输入端在内部连接以形成差分输入/输出 (I/O) 总线端口,这些端口用于在禁用驱动器或 VCC = 0 时为总线提供最小负载。这些端口具有较宽的正负共模电压范围,使得该器件适用于合用线应用。
驱动器旨在实现高达 60mA 的灌电流或拉电流。驱动器具有正负电流限制和热关断功能,避免出现线路故障状况。根据设计在大约 150°C 的结温下发生热关断。接收器具有 12kΩ 的最小输入阻抗、±200mV 的输入灵敏度和 50mV 的典型输入迟滞。
| Number of receivers | 1 |
| Number of transmitters | 1 |
| Duplex | Half |
| Supply voltage (nom) (V) | 5 |
| Signaling rate (max) (MBits) | 10 |
| IEC 61000-4-2 contact (±V) | None |
| Fault protection (V) | -10 to 15 |
| Common-mode range (V) | -7 to 12 |
| Number of nodes | 32 |
| Isolated | No |
| Supply current (max) (µA) | 70000 |
| Rating | Catalog |
| Operating temperature range (°C) | 0 to 70 |
| PDIP (P) | 8 | 92.5083 mm² 9.81 x 9.43 |
| SOIC (D) | 8 | 29.4 mm² 4.9 x 6 |
| SOP (PS) | 8 | 48.36 mm² 6.2 x 7.8 |
| — (—) | — | See data sheet |