ADI亚德诺_ADG6404_产品介绍

ADI亚德诺 ADG6404 产品介绍

2026-03-09 770次

特性

低 R_ON 0.62 Ω
高达 847mA 的高持续电流
在信号范围内平坦 R_ON，0.003Ω
1kHz 时 THD 为 −100dB
1.8V、3.3V 和 5V 逻辑兼容性
16 引脚 4 mm × 4 mm LFCSP
- ADG5404 与 ADG5404F 引脚兼容

额定电压为 ±20V 和 +36V
可使用非对称电源
V_SS 至 V_DD − 2V 模拟信号范围

产品详情和应用

ADG6404 是一款模拟 4:1 多路复用器。ADG6404 将四个输入中的一个切换到公共输出 D，由 3 位二进制地址线 A0、A1 和 EN 决定。对于多路复用器应用，开关表现出先断后通的切换动作。

每个通道在开启时在两个方向上的传导性能同样好，并且每个开关的输入信号范围从 V_SS 延伸至 V_DD − 2 V。当开关禁用时，高达电源的信号电平会被阻断。

数字输入与 5 V、3.3 V 和 1.8 V 逻辑输入兼容，无需单独的数字逻辑电源引脚。

导通电阻曲线在整个模拟输入范围内异常平坦，可确保在切换音频信号时实现良好的线性度和低失真度。

应用

自动测试设备
数据采集
仪器仪表
航空电子设备
音频和视频切换
通信系统
继电器替代方案

MDD辰达半导体回扫型ESD，为HDMI接口提供安全防护上一篇下一篇散热设计不良会导致 MOSFET 过热失效？MDD辰达半导体一文讲透

最新文章

ADRV9008BBCZ-1：当“只做接收”成为一种架构优势

在射频收发器的选型惯性中，集成度常常被等同于功能数量——发射、接收、观测、DPD，越多越好。ADRV9008BBCZ-1 选择了另一条路径：它是一颗双通道、纯接收的射频IC，不包含发射通道，也不承担功放线性化。这一“减法”并非能力残缺，而是面向频分双工（FDD）系统的一种精确裁剪。当系统的发射链路已经由独立的发射器承担，或者当接收性能本身就是设计的首要矛盾时，将发射功能和相关的数字预失真引擎从芯片中剥离，换来的是功耗、封装和信号链分工上的重新平衡。

2026-10-20 8次

ADRV9002BBCZ：双发双收、窄带宽带一体化，以及DPD如何把功放效率变成一项射频芯片功能

在同一频率范围、同一带宽指标、同一封装轮廓之下，ADRV9002BBCZ与单通道型号之间的核心差异可以归结为两个词：通道数量和数字预失真。它提供两个独立控制的发射器和两个独立控制的接收器，并在片内集成了一个针对窄带和宽带信号分别优化的DPD引擎。这一组合使它不再只是“把基带信号搬上射频”的通道器件，而成为发射链路线性化责任的承担者——功放的效率与频谱合规性，从基带算法问题的一部分转变为射频芯片配置问题的一部分。

2026-10-20 5次

ADRV9003BBCZ：在30 MHz至6 GHz的宽带调谐中，用“没有DPD”定义一种低功耗系统分工

射频收发器的选型常常从“集成度越高越好”的直觉出发，把功能的完备程度当作性能的代理指标。ADRV9003BBCZ提供了一个相反的审视角度：它拥有30 MHz至6000 MHz的调谐范围、12 kHz至40 MHz的收发带宽、单发射通道配双接收通道的射频拓扑，以及完全集成的分数N合成器和多芯片同步机制，但在数字预失真（DPD）这一项上明确做了减法。这一取舍不是能力边界的收缩，而是一种面向电池供电、便携式和低功耗系统的分工声明——芯片把射频信号链做到高度集成，把功放线性化的计算责任留给系统架构中已经具备相应资源的角色。

2026-10-20 11次

ADRV9009BBCZ：双通道、75 MHz起点与面向相控阵的同步架构

通道密度和频率覆盖在射频收发器中往往呈现为一种取舍。ADRV9009BBCZ 选择了一条与高密度四通道型号不同的路径：它提供双发射、双接收和双输入共享观测接收器，频率范围从75 MHz延伸至6000 MHz，把“宽频覆盖”和“通道间确定性同步”放在比通道数量更优先的位置。对于相控阵雷达、电子战和宽频段软件定义无线电而言，这种取舍的合理性不在于每颗芯片能服务多少通道，而在于多个芯片协同工作时，每个通道的相位和时序能否被精确地锚定。

2026-10-20 4次

ADRV9025ABBCZ：在650 MHz边界内，把DPD与CFR收进四通道射频芯片

ADRV9025ABBCZ 与同系列中不带DPD的型号共享四通道射频拓扑，但它把数字预失真和削峰引擎放回了芯片内部。这一差异决定了它在系统架构中的位置：ADRV9025 不要求外部处理器运行DPD自适应算法，观测接收器捕获的功放输出信号在片内完成误差提取和系数更新，基带接口传输的是预畸变之前的信号，而不是观测数据。对于希望减轻基带处理负载、缩短线性化回路物理延迟的设计，这是一种直接的系统级收益。而650 MHz的频率起点，则把这种收益限定在一个明确的频段边界之内。

2026-10-20 4次

更多资讯

* 我的问题/建议：
* 联系电话：
上传图片（选填）：	请您提交2M以内的jpg,gif,png格式文件
投诉订单号（选填）：

h1_key

ADG6404

0.62Ω RON，±20V，+36V，4:1 多路复用器

特性

产品详情和应用

4000-306-326