h1_key

当前位置:首页 >新闻资讯 > 技术文章>赛灵思>Xilinx视频实时转码:低比特率高品质ABR
Xilinx视频实时转码:低比特率高品质ABR
2022-11-16 904次

  对实时监控流的需求给视频服务提供商带来了严峻的挑战,因为他们必须在管理基础设施和互联网带宽运营成本的同时,为用户提供高质量的体验。鉴于视频转换的计算强度,转码不断增加随机应变硬件加速的需求。

  如今,视频服务供应商采用新一代压缩标准和自适应比特率(ABR)视频流协议在保证高质量视频分发的同时管理带宽。然而,虽然这两种方法都可以降低比特率,但它们可以提高计算的复杂性。有什么方案可以兼顾鱼和熊掌吗?

  赛灵思与慧与公司 (HPE) 已经开发出一种足以掀起性能革命的最终用户解决方案。该方案使用搭载第二代 AMD EPYC 处理器的 HPE ProLiant DL385 Gen10 Plus 服务器。



  图 1:HEVC TCO 示例


  该服务器配置了 7 个 U50 用于编码、1 个 U50 用于 H.264 解码和缩放,能够支持视频流分辨率和全部 ABR 阶梯,如下表所示:




  图 2:视频流与转码 ABR 阶梯示例


  智能分区

  赛灵思与 HPE 携手提供最高系统级性能。通过详细的工作负载配置,能够确保在主机 CPU 和 Alveo 加速器卡之间进行智能功能分区。从 CPU 卸载编码器功能可确保处理器能够为音频处理和广告插入等其他关键任务提供支持。对 FFmpeg 插件的支持有助于客户将 Alveo U50 加速器卡和软件轻松集成到现有基础设施中。标准的命令行窗口也提供了全面控制。


  图 3:从内容生成器将数据流转码到消费端

  优势与特性

  ●1080P60 实时编码,具备 x265 慢速画质

  ●提高每节点吞吐量

  ●较低的比特率编码有助于降低网络带宽成本

  ●更低的硬件成本

  ●与基于 CPU 的编码相比功耗更低

  ●用于解码器、定标器和编码器的 FFmpeg 插件

  ●提供软件编码器不具备的确定性性能

  ●HEVC:主 10 配置文件,级别可达 5.1 HD/SD 4:2:0 8 位

  ●H.264:主 10 配置文件,级别可达 5.1 HD/SD 4:2:0 8 位

  ●比特率:从 100Kb/s 到 40Mb/s 可配置

  ●时延:从 100ms 到 10s 可配置

  ●恒定比特率、受限可变比特率 (VBR) 和 ABR 模式

  ●帧类型:I、P 和 B,提供灵活的开放/闭合 GOP 模式和 GOP 长度

  ●低成本 HPE 服务器,提供比软件型解决方案更低的总体拥有成本 (TCO)

  ●CPU 上最低的服务器负载,实现音频处理和广告插入等附加功能

  ●HPE iLO BMC 可支持 Alveo U50 卡

  初启您的自有编码器 IP

  部署了专有视频编码器 IP (使用 C++ 或 RTL 编写)的客户也能利用 Alveo Vitis 工具链提供的加速卸载功能。请联系您当地的 HPE 或赛灵思销售代表了解详情。

  方案介绍






  采用 HPE 与赛灵思技术

  降低硬件成本并提高比特率效率能够大幅节省资本支出 (CAPEX) 和运营成本 (OPEX)。

  解决方案构成

  ●HPE ProLiant DL385 Gen10 Plus 服务器

  ●赛灵思 Alveo U50 加速器卡

  ●赛灵思视频转码固件与许可证

  ●产品简介

  ●低比特率高画质实时编码,提供最低的互联网带宽成本 (OPEX)

  AMD 第二代 EPYC 处理器技术

  ●针对视频编码功能,以最低主机 CPU 负载加速编码

   支持 ABR 阶梯的高性能 HEVC 和 H.264 编码流

  ●完整配置的编码流水线解决方案

   基于行业标准 FFmpeg 的简单 API

  • AMD推出符合DisplayPort™ 2.1 8K视频标准的FPGA和自适应 SoC
  • 全新 AMD DisplayPort 2.1 子系统支持 AMD UltraScale+ FPGA 和 Versal 架构接收、处理和传输 8K(7680 x 4320 像素)超高清( UHD )视频。专业音视频和广播设备制造商可以轻松集成和升级其设备,例如摄像机、专业显示器、LED 视频墙、投影仪、KVM 和广播基础设施,从而处理 8K 超高清视频。
    2024-01-24 133次
  • Versal 自适应 SoC让 Combo PON方案高性能、易于使用
  • 通过提供 Combo PON 技术(由 AMD 提供支持),Adtran 更容易做出这一决定。Combo PON 可在单个解决方案中支持两种类型的网络,从而帮助服务提供商改变社区服务不足的现状。
    2023-05-11 315次
  • Zynq 及 Vitis HLS 声音合成和声学控制的低时延技术
  • Emeraude 采用基于 AMD Zynq™ 的FPGA 板卡、低时延音频编解码器和 Syfala 编译器,在众多简单的 DSP 程序上实现了 11µs 的低时延。这项新技术适用于声音合成和主动声学控制。
    2023-04-20 313次
  • 看懂赛灵思FPGA设计流程
  • XILINXISE传统赛灵思FPGA设计流程 利用Xilinx ISE软件开发FPGA的基本流程包括代码输入、功能仿真、综合、综合后仿真、实现、布线后仿真与验证和下班调试等步骤。
    2022-12-12 1004次
  • Zynq® UltraScale+™ MPSoC平台为爱信Aisin自动泊车辅助APA系统提供支持
  • AMD 赛灵思车规级(XA)Zynq® UltraScale+™ MPSoC平台为爱信Aisin自动泊车辅助APA系统提供支持。车规级 Zynq UltraScale+ MPSoC 平台高度灵活应变。
    2022-11-21 687次

    万联芯微信公众号

    元器件现货+BOM配单+PCBA制造平台
    关注公众号,优惠活动早知道!
    10s
    温馨提示:
    订单商品问题请移至我的售后服务提交售后申请,其他需投诉问题可移至我的投诉提交,我们将在第一时间给您答复
    返回顶部