h1_key

当前位置:首页 >新闻资讯 > 技术文章>赛灵思>赛灵思Vivado® ML Editions功耗评估平台
赛灵思Vivado® ML Editions功耗评估平台
2022-11-17 981次

  AMD XILINX 近期全新推出了 Vivado® ML Editions 2022.2 版给工具集带来了多项重大改进与增强功能。

  主要亮点

  推出电源设计管理器:

  电源设计管理器 (PDM) 是全新的下一代功耗评估平台,设计目的是为 Versal® 和 Kria™ SOM 提供准确一致的功耗估计能力。电源设计管理器是 Versal Prime、Premium、AI Core 和 AI Edge 系列等 Versal 产品家族的首选功耗评估工具。

  PDM 为 Versal ACAP 硬 IP 块提供增强向导,简化从 XPE 向 PDM 的迁移,帮助用户获得准确的功耗评估。



  面向 Versal 器件和 UltraScale+ 器件的智能设计运行 (IDR) 增强功能

  智能设计运行 (IDR) 是基本无需用户干预的一键式时序收敛流程。在 2022.2 版中,我们首次为 Versal 器件提供 IDR 增强功能。使用 IDR 后,我们看到 Versal ACAP 设计的 QoR 平均提高 5%,UltraScale+™ 器件设计的 QoR 平均提高 10%。下面是用 Explore 策略运行设计和用 IDR 流程运行设计的比较。为了比较 QoR,我们测量了一系列设计中的最差建立时间时序裕量 (WNS)。WNS 是一个衡量最差建立时间时序裕量的指标,其满足建立时间的值是大于等于0 纳秒。




  上图所示的是用 Explore 策略和用智能设计运行 (IDR) 在 48 个 Versal ACAP 客户设计上获得的基准测试结果。在这 48 个设计中,IDR 实现了对 WNS 平均 5% 的改进。

  此外,还对指向 UltraScale+ 器件的一系列设计运行了 IDR。下图所示的是用 Explore 策略和用智能设计运行 (IDR) 在 36 个客户设计上获得的基准测试结果。在这些设计中,IDR 实现了对 WNS 平均 10% 的改进。



  增量实现强化

  Vivado IDE 中的增量实现流程允许用户在后续的实现过程中直接使用以前工程的相同设计部分的实现结果,从而节省运行时间,提高运行结果的可预测性。

  在 2022.2 版中,UltraScale+ 器件设计的编译速度比默认流程快 1.4 倍。现在也对 Versal 单片器件提供增量实现功能。



  根据在 68 个 UltraScale+ 客户设计中使用默认流程和使用增量流程得到的基准测试结果,增量流程的编译速度加快了 1.4 倍。

  Dynamic Function eXchange (DFX) 强化

  抽象 Shell 是一项帮助所有可重配子模块运行缩短编译时间的功能。2022.2 版允许抽象 Shell 支持 Versal 器件。

  抽象 Shell 现在提供基于工程模式的支持。在基于工程模式支持下,该工具可自动管理用户的设计流程和设计数据。使用基于工程的支持模式,Vivado IDE 跟踪设计历程,存储相关的设计信息。

  此外,Dynamic Function eXchange 现在支持 Versal Premium SSI 器件。

  Dynamic Function eXchange 具有通过下载部分比特文件动态修改可重配逻辑子模块,而其余逻辑将继续不间断运行的功能。



  • AMD推出符合DisplayPort™ 2.1 8K视频标准的FPGA和自适应 SoC
  • 全新 AMD DisplayPort 2.1 子系统支持 AMD UltraScale+ FPGA 和 Versal 架构接收、处理和传输 8K(7680 x 4320 像素)超高清( UHD )视频。专业音视频和广播设备制造商可以轻松集成和升级其设备,例如摄像机、专业显示器、LED 视频墙、投影仪、KVM 和广播基础设施,从而处理 8K 超高清视频。
    2024-01-24 128次
  • Versal 自适应 SoC让 Combo PON方案高性能、易于使用
  • 通过提供 Combo PON 技术(由 AMD 提供支持),Adtran 更容易做出这一决定。Combo PON 可在单个解决方案中支持两种类型的网络,从而帮助服务提供商改变社区服务不足的现状。
    2023-05-11 314次
  • Zynq 及 Vitis HLS 声音合成和声学控制的低时延技术
  • Emeraude 采用基于 AMD Zynq™ 的FPGA 板卡、低时延音频编解码器和 Syfala 编译器,在众多简单的 DSP 程序上实现了 11µs 的低时延。这项新技术适用于声音合成和主动声学控制。
    2023-04-20 308次
  • 看懂赛灵思FPGA设计流程
  • XILINXISE传统赛灵思FPGA设计流程 利用Xilinx ISE软件开发FPGA的基本流程包括代码输入、功能仿真、综合、综合后仿真、实现、布线后仿真与验证和下班调试等步骤。
    2022-12-12 998次
  • Zynq® UltraScale+™ MPSoC平台为爱信Aisin自动泊车辅助APA系统提供支持
  • AMD 赛灵思车规级(XA)Zynq® UltraScale+™ MPSoC平台为爱信Aisin自动泊车辅助APA系统提供支持。车规级 Zynq UltraScale+ MPSoC 平台高度灵活应变。
    2022-11-21 680次

    万联芯微信公众号

    元器件现货+BOM配单+PCBA制造平台
    关注公众号,优惠活动早知道!
    10s
    温馨提示:
    订单商品问题请移至我的售后服务提交售后申请,其他需投诉问题可移至我的投诉提交,我们将在第一时间给您答复
    返回顶部