h1_key

说明

miClockSynth ZL30264高性能、任意速率乘法器和时钟发生器通过从单晶或晶体振荡器生成超低抖动时钟信号，同时生成额外的独立频率族，简化了板的设计。

ZL30264在一个芯片上最多有四个独立的频率系列，具有一流的抖动性能，以及两个同时具有分数和整数除法器的分数N APLL，它创建了一个完整的时钟树，提高了设计可靠性，降低了材料清单（BOM）成本，并通过更换多个晶体和外围时序组件简化了设计。

特性

• 两个APLL具有分数分频器和整数分频器，组成四个独立的频率族
• 四个灵活的输入时钟：一个晶体/CMOS输入，两个差分/CMOS输入和一个单端/CMOS输入
• 9.72MHz至1.25GHz的任何输入频率（CMOS最大300MHz）
• 活动监视器，自动或手动切换
• 通过引脚或寄存器进行无闪烁时钟切换
• 6任何频率、任何格式的输出
• 1Hz至1045MHz的任何输出频率
• 具有0ppm误差的高分辨率frac-N APLL
• 整数乘法器和除法器的输出抖动低至0.17ps RMS（12kHz-20MHz）
• 分数分频器的输出抖动通常＜1ps RMS，许多频率＜0.5ps RMS
• 每个输出都有一个独立的分频器，可配置为LVDS、LVPECL、HCSL、2xCMOS或HSTL
• 在2xCMOS模式中，P和N引脚可以是不同的频率（例如125MHz和25MHz）
• CMOS输出电压从1.5V到3.3V的多个输出电源电压组
• 精确的输出校准电路和每输出相位调整
• 每个输出启用/禁用和无故障启动/停止（高或低停止）
• 外部EEPROM通电时自动自配置（内部EEPROM见ZL30265）；最多可选择8种引脚配置
• 零延迟应用的外部反馈
• 数控振荡器模式
• 扩频调制模式
• 生成PCIe 1、2、3、4兼容时钟
• 易于配置的设计不需要外部VCXO或环路滤波器组件
• SPI或I2C处理器接口
• 核心电源电压选项：仅2.5V、仅3.3V、1.8V+2.5V或1.8V+3.3V
• 节省空间8x8mm QFN56（0.5mm间距）

参数