h1_key

说明

SY89824L是一款高性能总线时钟驱动器，具有22个差分HSTL（高速收发器逻辑）输出对。该部件设计用于低电压（3.3V/1.8V）应用，这些应用需要大量输出以将精确对准的超低偏斜信号驱动到其目的地。输入通过CLK_SEL引脚从HSTL或LVPECL（低电压正发射极耦合逻辑）多路复用。输出启用（OE）是同步的，因此只有当输出已经处于LOW（低）状态时，才会启用/禁用输出。这避免了当设备被启用/禁用时产生运行时时钟脉冲的任何机会，就像异步控制可能发生的那样。SY89824L具有低引脚对引脚偏斜（最大50ps）和低部件对部件偏斜（最大200ps）的特点，这是以前在具有如此高输出数量的标准产品中无法实现的性能。SY89824L可提供单个节省空间的包装，从而实现较低的整体成本解决方案。

特性

• 3.3V核心电源，1.8V输出电源，降低功率
• LVPECL和HSTL输入
• 22个差分HSTL（低电压摆动）输出对
• HSTL在没有偏移电压的情况下将驱动器50O输出到地
• 低部件间偏斜（最大200ps）
• 低引脚间偏斜（最大50ps）
• 提供64针EPAD-TQFP

参数