h1_key

说明

该低偏斜、低抖动设备能够接受高速（例如，622MHz或更高）CML、LVPECL、LVDS或HSTL时钟输入信号，并使用可编程分频器比率来分频以创建输入时钟的频率锁定、低速版本。可用的分频比为2、4、8和16，或直通。在典型的622MHz时钟系统中，这将提供311MHz、155MHz、77MHz或38MHz辅助时钟组件的可用性。

差分输入缓冲器具有独特的内部端接设计，允许通过VT引脚访问端接网络。此功能允许设备轻松地连接到不同的逻辑标准。VREF-AC参考包括在交流耦合应用中。/RESET输入异步重置分频器。在直通功能（除以1）中，/RESET同步启用或禁用In的下一个下降沿（/N的上升沿）上的输出。

特性

• 集成可编程时钟分频器和1:2扇出缓冲器
• >2.5GHz fMAX
• <250ps tr/tf
• 设备偏斜内<15ps
• 81fs附加抖动（典型）
• <10psPP总抖动
• <1psRMS周期间抖动
• 用于直流耦合和交流耦合输入的独特输入端接和VTpin；CML、PECL、LVDS和HSTL
• 用于选择和重置的TTL/CMOS输入
• 100k EP兼容LVPECL输出
• 并行编程能力
• 可编程分频器比率为1、2、4、8和16
• 低压操作2.5V或3.3V
• 输出禁用功能
• -40°C至85°C温度范围
• 有16针（3mm x 3mm）MLF®封装可供选择

参数