h1_key

说明

ZL30682提供两个DPLL通道的同步以太网（SyncE）数据包时钟同步。这些设备使用Microsemi的miTimePLL计时技术，为5G传输和无线基础设施设备提供了新的改进功能。每个设备都集成了线卡PLL所需的所有功能。高集成度和超低抖动使这些设备非常适合用于从背板时钟到PHY设备所需频率的频率转换、抖动滤波以及在有源和冗余定时卡都出现故障时的保留。

在同一系列产品中，ZL3067x为定时卡接口提供一到三个通道的同步以太网（SyncE）数据包时钟同步。ZL3077x还支持一到三个独立的硬件和软件组合平台定时信道，包括IEEE 1588-2008精密时间协议堆栈和同步算法。

登录您的MyMicrochip帐户（启用SDE），索取数据表和以下应用程序说明。

AN3467用于下一代定时解决方案的晶体和振荡器

ZLAN-649 ZL3067x电源去耦与布局实践

ZLAN-656红木PSNR

ZLAN-664红木板材设计建议

ZLAN-672用红木生成JESD204B时钟SYSREF

ZLAN-683 80引脚LGA封装的组装和PCB布局指南

ZLAN-724红木相位测量补偿

ZLAN-728间接读写过程

特性

主要功能
• 两个独立的DPLL通道
• 精确的相位/频率测量和调谐降低了系统延迟，以满足4G LTE、5G和无线基础设施的要求
• 精确的芯片到芯片时间接口为机箱系统的1PPS分配使用更少的背板迹线
• 分体式振荡器选项可降低成本、降低抖动并提供冗余
• 在12 kHz至20 MHz频带内，<300 fs RMS的出色抖动性能满足10G/40G和100G PHY的抖动要求
• 两个可编程超低抖动合成器可产生0.5 Hz至1045 MHz的任何频率
• 一个可编程通用合成器可生成0.5 Hz至180 MHz的任何时钟
• 8个差分或16个单端超低抖动输出加上两个通用CMOS输出
• 可编程输出提前/延迟，以适应跟踪延迟或补偿系统路由路径
• 最多三个可编程数字PLL/NCO，环路带宽从14 Hz到470 Hz，与0.5 Hz到900 MHz的任何时钟速率同步
• 最多可接受10个差分或10个单端输入参考
• 电气故障的全参考监测
• 自动无点击参考切换和数字参考保持失败，初始保持精度优于0.1 ppb
• 任何输入参考都可以馈送时钟、同步（帧脉冲）、时钟/同步对或用同步脉冲（嵌入式PPS ePPS和嵌入式PP2S ePP2S）调制的时钟
• 通过SPI/I2C接口轻松配置和动态编程
• 工厂编程可用
• 通过单晶谐振器或时钟振荡器工作

参数