购物车中还没有商品，赶紧选购吧！
推荐用于新设计
特性
- 输出频率范围：800MHz 至 12.8GHz
- 抖动 = 18 fsRMS（集成带宽：100 Hz 至 100 MHz）
- 抖动 = 27 fsRMS（ADC SNR 方法）
- 宽带本底噪声：12 GHz 时为 -160 dBc/Hz
- PLL 规格：
- -239 dBc/Hz：归一化带内相位本底噪声
- -147 dBc/Hz：归一化带内 1/f 噪声
- 鉴相器频率达 500 MHz
- 基准输入频率达 1 GHz
- 典型 -100 dBc PFD 杂散
- 基准输出延迟规格
- 零件间标准偏差：3 ps
- 温度漂移：0.03 ps/℃
- 调整步长：<+/-0.1 ps
- 多芯片输出相位对齐
- 重新定时的 LVDS SYSREF 输出
- 3.3V 和 5V 电源
- 7 mm x 7 mm 48 引脚 LGA 封装
产品详情和应用
ADF4378 是一款高性能、超低抖动、整数 N 锁相环 (PLL)，具有集成压控振荡器 (VCO) 和系统电压源 (SYSREF) 重定时器，非常适合数据转换器和混合信号前端 (MxFE) 时钟应用程序。高性能 PLL 具有 −239 dBc/Hz：归一化带内相位本底噪声、超低 1/f 噪声以及高相位/频率检测器 (PFD) 频率，可实现超低带内噪声和集成抖动。ADF4378 的基本 VCO 和输出分频器可产生 800 MHz 至 12.8 GHz 的频率。ADF4378 集成了所有必需的电源旁路电容器，可节省紧凑板上的板空间。
对于多个数据转换器和 MxFE 时钟应用，通过对输出同步特性实现自动基准，对过程、电压和温度特性的输出延迟实现匹配的基准，并对输出延迟调整功能特性实现低于 ±0.1 ps 的无抖动基准，ADF4378 简化了其他时钟解决方案所需的时钟对齐和校准程序。
通用脉冲重定时器功能可实现 SYSREF、SYNC 和多芯片同步 (MCS) 架构的可预测且精确的多芯片时钟和脉冲对齐。通过将 ADF4378 与分配基准和 SYSREF 信号对的集成电路 (IC) 配对，支持 JESD204B 和 JESD204C 子类 1 解决方案。脉冲重定时器功能允许广泛分布的 SYSREF 仅满足较慢的基准频率时序而不是更严格的输出时钟时序，从而简化了系统设计。串行外设接口 (SPI) 可选电流模式逻辑 (CML)/低电压正/伪发射极耦合逻辑 (LVPECL) 或低压差分信号 (LVDS)，SYSREF 输入和 LVDS SYSREF 输出允许 CML 到 LVDS 信号转换，这简化了各种转换器的时钟和 SYSREF 对齐。脉冲重定时器功能还可与其他 IC 的收发器 MCS 信号和 SYNC 信号一起使用。
应用
- 高性能数据转换器和 MxFE 时钟
- 无线基础设施（MC-GSM、5G）
- 测试和测量
- 具有集成数据转换器的 FPGA
