h1_key

特性

• 保证1.5GHz工作时250mV差分输出摆幅
• 同步环回控制
• 2ps_(RMS) (最大)随机抖动
• 交流规范保证150mV的差分输入
• 信号输入可接受任何差分信号标准
• 时钟或高速数据采用LVDS输出
• 高电平输入失效保护检测(MAX9394)
• 低电平输入失效保护检测(MAX9395)
• 3.0V至3.6V电源电压范围
• LVCMOS/LVTTL逻辑输入

产品详情和应用

MAX9394/MAX9395由一个2:1复用器和一个1:2解复用器以及环回电路组成。复用器部分(通道B)接受两路低压差分信号(LVDS)输入，产生单路LVDS输出。解复用器部分(通道A)则接受单路LVDS输入，产生两路并行的LVDS输出。MAX9394/MAX9395的环回模式可将通道A输入连接到通道B输出，并将选定的通道B输入连接到通道A输出。

三个LVCMOS/LVTTL逻辑输入控制着输入和输出之间的内部连接，其中一个用于通道B的复用器部分(BSEL)，其余两个用于通道A和B的环回控制(LB_SELA和LB_SELB)。各差分输出对具有独立的使能输入以增加设计的灵活性。

对于未加驱动的输入或者当共模电压超过规定范围时，失效保护电路强制输出位于差分低状态。MAX9394为HSTL、LVDS和其他以地为参照的差分输入提供高电平的输入失效保护检测。MAX9395为CML、LVPECL和其他以V_CC为参照的差分输入提供低电平的失效保护检测。

极低的91ps_P-P (最大)伪随机码序列(PRBS)抖动保证了高速链路的可靠通信，这些链路对定时误差十分敏感，特别是那些结合了时钟和数据恢复或者串行器和解串器的系统。高速切换性能可保证1.5GHz的工作速度和低于87ps (最大)的通道间偏差。

LVDS输入和输出符合TIA/EIA-644 LVDS标准。LVDS输出可驱动100Ω负载。MAX9394/MAX9395采用32引脚的TQFP，可工作在扩展工业级温度范围(-40°C至+85°C)。

应用

• 局端背板时钟分配
• DSLAM
• 故障容错系统
• 高速电信/数据通信设备
• 保护开关