说明
- 输出频率范围:800MHz 至 12.8GHz
- 抖动 < 30 fsRMS fOUT = 9.001GHz、fREF = fPFD = 250MHz,小数模式
- 宽带本底噪声:12.8GHz 时为 −160dBc/Hz
- PLL 规格
- 归一化带内相位本底噪声
- −239dBc/Hz:整数,−237dBc/Hz:小数模数
- 归一化 1/f 相位噪声:
- −287dBc/Hz:归一化为 1Hz
- −147dBc/Hz:10kHz 时归一化为 1GHz
- 625MHz 鉴相器频率整数模式
- 250MHz 鉴相器频率小数模式
- 25 位固定/49 位组合小数模数
- 4GHz 基准输入频率
- 典型 −95dBc PFD 杂散
- 归一化带内相位本底噪声
- 基准输出延迟规格
- 温度系数:0.06 ps/°C
- 调整步长:<1ps
- 多芯片输出相位对齐
- 通过 SYNC 引脚或 EZSync 方法
- 3.3V 和 5V 电源
- 支持 ADIsimPLL™ 环路滤波器设计工具
- 采用 48 引脚 7mm × 7mm LGA 封装
- 工作结温范围:−40°C 至 +125°C
特性
ADF4368 是一款集成 VCO 的高性能、超低抖动、整数 N 分频和小数 N 分频锁相环 (PLL),非常适合频率转换应用。
高性能 PLL 具有 −239dBc/Hz、超低 −287dBc/Hz 归一化 1/f 噪声和高 PFD 频率,可实现超低带内噪声和集成抖动性能。无需内部倍频器,ADF4368 可生成 800MHz 至 12.8GHz 范围内的任意频率,因而无需子谐波滤波器。Σ-Δ 调制器包括支持赫兹频率分辨率的 25 位固定模数和额外的 17 位可变模数,该模数支持更高的分辨率,可实现灵活的频率规划。该套件在单端配置下具有 9dBm (12.8GHz) 输出功率和 16 步进功率调整特性,非常适合各种应用。
对于相控阵雷达或大规模 MIMO 系统等多个频率转换应用,可通过使用 SYNC 输入或 EZSync™ 对齐多个 ADF4368 的输出。当难以将 SYNC 信号精确分配给所有套件时,将使用 EZSync 方法。对于需要确定性延迟或延迟调整功能的应用,提供分辨率 <1ps 的可编程输出延迟参考。保证在多个套件和温度范围内参考输出延迟,从而实现可预测和精确的多芯片对齐。
在整数和小数模式下,简单的 ADF4368 结构框图通过简化的串行外围接口 (SPI) 寄存器映射、外部 SYNC 输入和可重复多芯片相位对齐功能,缩短了开发时间。
应用



购物车中还没有商品,赶紧选购吧!

推荐新设计使用



