h1_key

  基于直接数字频率合成DDS芯片(Direct Digital Frequency Synthesis,)技术的波形产生方法就是近些年来数字波形产生方法的典型代表。

  频率合成技术是指由一个或多个具有高稳定度和高精准度的参考频率源，在某一频段内通过线性运算得到大量具有同样性质的频率点的过程。而完成这一过程的电路被称为频率合成器，简称频综。

  频率合成技术的发展

  频率合成技术的理论起源于二十世纪30年代左右，早期的频综是由一组晶振组成，能输出多少个输出频点，由晶体的数目所决定。需要由人工来实现频率切换，主要由晶体来决定频率的准确度和稳定度，很少与电路有关。

  之后这种频率合成方式被非相干合成的方法所取代，尽管非相干合成同样使用了晶体，但其工作方式是由少量晶体来产生多种频率的。对比早期的频率合成方式，非相干合成器不仅降低了成本，而且提高了所合成频率的稳定性。但是研制这种由几块晶体所构成的晶振是一个非常复杂的过程，而且成本较高。因此随着频率合成技术的发展，相干合成法也就被科学家提了出来。

  最初的相干合成法主要是直接频率合成(Direct Frequency Synthesis，DFS)。此合成方法是利用倍频、分频、混频的方法对一个或几个参考源频率经过加、减、乘、除运算直接产生所需要频率的方法。

  这种方法由于频率转化时间短，相位噪声低等优点，因此在频率合成领域也占有一定的地位，但由于所生成的频率是采用大量的倍频、分频、混频所得，使得直接式频率合成器体积大、杂散多且难于抑制、结构复杂、成本及功耗高，故该 DFS 已基本被淘汰。

  在 DFS 之后出现了间接频率合成(Indirect Frequency Synthesis)。间接频率合成主要是指锁相环PLL(Phase-Locked Loop)频率合成。此合成方法是把相位反馈和锁相技术用于频率合成中，这种合成方法具有输出频率高、相位噪声低、抑制杂散好、成本低和易于集成等优点，因此在频率合成领域占有一席之地。

  但是传统PLL的频率合成器由于采用闭环控制，因此输出频率改变后，要想重新达到稳定则所需的时间较长。所以PLL频率合成器同时做到较高的频率分辨率和较快的频率切换时间是很困难的。

  随着数字技术的飞速发展，特别是集成电路集成度的快速上升，使得直接数字频率合成(DDS)技术的实现成为可能。直接数字频率合成是建立在采样理论上，将信号波形以相位极小的间隔进行采样，通过计算出信号波形对应于相应相位的幅值，从而形成一个相位-幅度表，并将其存储于 DDS 器件的波形存储器(ROM)中。

如上图所示，频率的合成过程是利用数字方式对相位进行累加，而得到波形信号相应的相位值，按一定的幅度相位转换算法在波形存储器中查询相位-幅度表得到信号在该时刻的离散数字序列，最后将信号通过 DAC 和低通滤波器形成模拟波形输出的频率合成技术。

  DDS原理

  若对一正弦波形进行采样，每 周期为 个采样点，分别记为 到 。对应每次参考时钟 ，输出一个采样点，输出图中所示的一个周期的正弦，需要 个时钟周期，则输出的波形频率为 。

  对于这种情况，每次时钟到来时，相位累加器加 ，则就会在第 个时钟周期输出第 个采样点( i = 1～m)，第 个时钟输出第 个采样点，以此循坏，这时的相位累加器实际上是步进为 的模 计数器。

  如果每次时钟到来时，总是间隔一个采样点输出，即相位累加器的步进为 ，这时在第 个周期输出第 个采样点，输出波形如下图的波形 b(红色)，显然波形 b 的频率是 a 的 倍，即 。

  综上所述，如果相位累加器的步进为 ， 则输出波形的频率为 ， 是最小的输出频率称为频率分辨率或步进间隔， 为频率控制字。给定不同的频率控制字即可输出不同的频率。频率输出公式为： 。

  DDS 一般由相位累加器、加法器、波形存储器(ROM)、D/A转换器和低通滤波器(LPF)构成。DDS 的原理框图如下图所示。其中 为频率控制字， 为相位控制字， 为波形控制字， 为参考时钟频率， 为相位累加器的字长， 为 ROM 数据位及 D/A 转换器的字长。

  相位累加器在时钟 的控制下以步长 作累加，输出的 位二进制码与相位控制字 、波形控制字 相加后作为波形 ROM 的地址，对波形 ROM 进行寻址，波形 ROM 输出 位的幅度码 经 D/A 转换器变成模拟信号 ，再经过低通滤波器平滑后就可以得到合成的信号波形。合成的信号波形形状取决于波形 ROM 中存放的幅度码，因此用 DDS 可以产生任意波形。

  由上图可知，在每一个时钟沿，相位累加器与频率控制字 累加一次，当累加器大于 时，相位累加器相当于做一次模余运算。正弦查找表 ROM 在每一个时钟周期内，根据送给 ROM 的地址(相位累加器的前 位相位值)取出 ROM 中已存储的与该地址相对应的正弦幅值，最后将该值送给 DAC 和 LPF 实现量化幅值到正弦信号间的转换。由此可得到，输出频率与时钟频率之间的关系为：

  DDS 的最小频率分辨率为 ;DDS 的最小相位分辨率为 。

  DDS 在相对带宽、频率转换时间、频率和相位分辨率、相位连续性、正交输出以及集成化程度等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平，为电子系统提供了优于模拟信号源的性能。

  但在实际的 DDS 电路中，为了达到足够小的频率分辨率，通常将相位累加器的位数取得较大，如N=32、48等。但受体积和成本限制，即使采用先进的存储压缩办法，ROM 的容量也远小于此。因此，就引入了相位舍位误差。

  其次在存储波形的二进制数据时也不能用无限的代码精确表示，即存在幅度量化误差。另外，DAC 的有限分辨率也会引起误差。所以这些误差不可避免地会产生杂散分量，使得降低杂散成为 DDS 应用的一个主要问题。

由于 DDS 采用全数字结构，不可避免地引入了杂散。其来源主要有三个方面：相位累加器相位舍位误差造成的杂散;由存储器有限字长引起幅度量化误差所造成的杂散和DAC非理想特性造成的杂散。

  相比其他的频率合成技术，DDS 技术具有以下优点：

  ●频率切换时间短

  由于DDS的开环结构特点，使得频率切换时间极短。因在时间上相位序列是离散的，则在频率控制字改变之后，需经过一个时钟周期之后才能按照新的相位增量进行累加，即频率得以切换。由此可以看到频率切换时间实际上就是频率控制字的传输时间，即一个时钟周期的时间。

  若 越高，则频率切换时间将越短，但是不可能小于门电路的传输延迟时间。目前专用 DDS 集成芯片的频率切换时间可做到 的量级，这是常用的 PLL 频率合成技术无法实现的。

  ●频率分辨率高

  DDS 的最小输出频率 ，即为输出频率的最小步进量，其中 为时钟参考频率， 为相位累加器的位数。由此可知如果 固定，则只要改变相位累加器的位数 ，就可以很容易达到非常高的分辨率的，而传统的频率合成技术要实现如此低的频率分辨率是很难做到的。

  ●相位变化连续

  DDS输出频率的变化实际上是相位增量的改变，即改变相位的增加速度。当频率控制字变化后，由于相位函数的曲线是连续的，因此只是改变曲线的斜率，使得输出信号的相位保持相应的连续性，这一点在很多对相位要求比较严格的频率合成器使用中就显得非常重要。

  ●输出波形灵活

  基于DDS的函数发生器的输出波形灵活多样，因为只要在波形 ROM 内存放相应的波形数据就可以生成正弦波、方波、三角波和锯齿波等任意的波形。同时，若在 DDS 中对频率、相位和幅度进行相应的控制，就可以实现调频(FM)、调相(PM)和调幅(AM)功能。

  ●相位噪声低和漂移小

  DDS 输出信号的频率稳定度取决于参考时钟源的频率稳定度，且输出信号的相位噪声也是由参考时钟源的相位噪声所决定。由于在 DDS 系统中，通常是由固定的晶振来产生所需参考时钟频率，因此使输出信号具有低相位噪声和漂移小的特性。

  ●易集成、易于调整

  直接数字频率合成器中除了数模转换器和滤波器之外，几乎所有的部件都属于数字器件，因此便于集成，且调整方便灵活，电路功耗低、体积小和高可靠性。