h1_key

STM32G491RCT6在ST的G4产品线中被归入“入门型”一档，这个标签容易让人低估它的实际能力。它同样搭载170 MHz的Cortex-M4F内核，同样配有CORDIC和FMAC两个数学加速器，同样集成了3个12位ADC和3个高级电机控制定时器。真正需要看清的是：在“入门型”的定位框架和LQFP64的物理边界内，哪些资源被完整保留，哪些需要设计者主动规划，以及这些保留与取舍如何映射到具体的控制任务上。

“入门型”的实质：算力不降档，存储与封装设定边界

G491系列与G474系列共享同一套Cortex-M4F内核和数学加速架构，170 MHz主频、213 DMIPS、ART加速器零等待Flash执行，这些在RCT6上没有任何削减。CORDIC负责三角函数和向量运算的硬件加速，FMAC专用于FIR/IIR滤波，两者在FOC电流环和数字电源补偿器中的价值不因“入门”标签而打折。G491与G474的真正分野在于存储规模、模拟通道数量和HRTIM高分辨率定时器的有无。RCT6的Flash容量为256 KB（带ECC），SRAM为96 KB加16 KB CCM，这与同系列512 KB Flash的型号拉开了明确距离。

这个存储配置的选型含义可以用一句话概括：它足够容纳一套聚焦的控制固件，但不足以让多协议栈、图形化配置和复杂诊断功能同时生长。对于裸机或轻量RTOS的电机控制、数字电源环路，256 KB Flash通常留有合理余量；但如果设计预期包含现场固件更新、多路通信协议并行或参数标定数据表，存储边界会较早显现。112 KB的总SRAM在通道数不多的控制任务中是够用的，但16 KB CCM SRAM的规模意味着确定性实时数据区需要精打细算，不能像32 KB CCM的型号那样宽裕地分配。

64引脚下模拟与定时器资源的可达性

LQFP64没有削减G491的模拟外设数量：3个ADC、4个DAC通道、4个比较器、4个PGA模式运放都在芯片内部。变化发生在这些资源到引脚的映射上。52个可用I/O在面对一套典型的三相逆变器需求时，预算会迅速收紧：6路PWM、3路电流采样、1路母线电压、1路温度、编码器接口（通常3至5根线）、FDCAN的2根线、UART的2根线，加上若干使能、故障和调试引脚，剩余给用户交互或第二通信接口的空间已经有限。

这意味着RCT6的模拟资源“全都在”，但“同时全部展开”需要引脚规划上的取舍。如果设计需要3个ADC的36通道并行引出以追求采样同时性，或者需要为多个通信接口保留独立连接器，64引脚会成为比Flash容量更早出现的瓶颈。反过来，如果应用的外设组合相对集中——例如单电机FOC加一路FDCAN和一路调试串口——RCT6的引脚预算完全可以覆盖，并且能利用3个高级定时器的死区生成和急停输入实现硬件级的PWM保护，而不必外挂逻辑器件。

这一点与G474VET6形成鲜明对照。G474VET6的LQFP100提供107个I/O、5个ADC和42个模拟通道，其选型价值在于让高密度模拟前端与HRTIM同时到达引脚，而不需要在通道数和封装之间做折中。RCT6的逻辑则是：用64引脚约束住板面尺寸和成本，把资源集中给一个定义清晰的控制任务，而不是为“可能用到的通道”预留空间。

选型判断：什么情况下RCT6是正确的一步

RCT6适合的是“控制环明确、外设组合可枚举”的设计。单电机无感FOC驱动——风机、泵、压缩机或轻型电动工具——是它的自然位置：3个高级定时器中的一个即可生成带死区的三相PWM，3个ADC完成三电阻或单电阻电流重构，CORDIC加速Park变换中的三角函数，FMAC处理电流环滤波，FDCAN或UART负责上层通信。在这类任务中，256 KB Flash和112 KB SRAM构成的存储底座与64引脚的引脚预算恰好匹配，不会出现“存储不够所以算法要简化”或“引脚不够所以采样要牺牲”的相互拖累。

需要警惕的反向场景同样清晰。如果设计在控制环之外还要承担多路独立模拟采集、多种现场总线的并发处理或较复杂的用户界面，RCT6的存储和引脚会同时逼近边界。在这种条件下，向512 KB Flash的64引脚型号迁移解决的是代码容量问题，但解决不了模拟通道可达性问题；向100引脚封装迁移解决的则是后者。选型的判断顺序应该是：先确认外设组合在64引脚上能否以合理的引脚规划成立，再确认代码与数据在256 KB/112 KB中是否有可接受的余量。两个条件同时满足，RCT6就是一个不需要为用不到的资源付费的选择。

开发路径与验证上的现实考量

NUCLEO-G491RE以STM32G491RE为目标器件，采用LQFP64封装，板载ST-LINK，支持Arduino和ST morpho连接。它与RCT6在封装和引脚定义上同属64引脚层级，外设架构一致，因此在Nucleo上验证的CORDIC配置、FMAC滤波器系数、ADC注入采样时序和定时器死区参数，向RCT6的迁移主要是存储映射和外设初始化的适配，而不是控制算法的重写。ST的X-CUBE-MCSDK中包含以STM32G491RC为控制器的参考设计，覆盖交错式PFC配合电机控制的拓扑，可以作为理解RCT6级别资源在真实系统中如何分配的起点。

开发中需要特别对待的是CCM SRAM的分配策略。16 KB CCM在电流环采样缓冲、观测器状态和通信队列之间的划分需要提前规划，而不是留给链接器默认布局。如果设计同时使用FDCAN和USB，中断优先级和SRAM访问冲突也应该在Nucleo阶段就进行压力测试，因为RCT6的112 KB总SRAM在并发通信加实时控制下的余量比512 KB Flash给人的印象更紧。把这些边界在评估板上摸清，比在正式板上调试外设冲突要经济得多。