h1_key

在嵌入式系统里，有一类设计对算力的需求是真实的，但真正让工程师头疼的往往不是主频够不够高，而是接口够不够用。显示屏要占一组引脚，以太网要占一组，两三路CAN FD和十来个串口、SPI、I²C同时存在时，引脚预算会以肉眼可见的速度耗尽。STM32H723ZGT6把550 MHz Cortex-M7、1 MB Flash和564 KB RAM放进LQFP144封装，给出112个I/O，正是为了回应这种“接口先于算力成为瓶颈”的局面。

核心与存储：550 MHz M7的完整规格

STM32H723ZGT6搭载32位Arm Cortex-M7内核，最高运行频率550 MHz，带双精度浮点单元（IEEE 754兼容）、32 KB数据L1缓存和32 KB指令L1缓存，性能为1177 DMIPS（2.14 DMIPS/MHz）。双精度FPU在这个级别上不是每一颗M7都会提供的配置，它的实际价值在于：当算法涉及较大动态范围的中间结果或需要避免单精度舍入累积时，不必退回到软件仿真或定点近似。

L1缓存的总量达到64 KB，对于从内部Flash或外部存储器执行代码的场景都很关键。550 MHz下，即使代码顺序良好，取指和数据访问的局部性一旦丢失，有效吞吐就会明显下降；32 KB+32 KB的缓存为内部1 MB Flash和外部Octo-SPI/FMC存储器提供了一层实质性的缓冲。

存储配置保持了H723系列的完整规模：1 MB嵌入式Flash带ECC，564 KB SRAM全部带ECC。其中128 KB数据TCM RAM用于对延迟敏感的数据访问，432 KB系统RAM中有最多256 KB可以重映射到指令TCM，4 KB备份SRAM可在最低功耗模式下保留内容。外部存储器接口包括16位数据总线的FMC和两路Octo-SPI（支持XiP）。这些资源在LQFP144封装中没有被削减，意味着代码规模、实时缓冲和外部存储扩展的规划方式与更高引脚数的变体保持一致。

外设矩阵：112个I/O换来的并行能力

ZGT6的外设配置需要从“并行”而不是“清单长度”的角度来理解。112个I/O的真正意义在于，多个高速接口和存储总线可以同时以较完整的宽度工作，而不必为了释放引脚而把某个接口降级或分时复用。

以太网MAC、USB HS OTG、USB FS OTG、3路FDCAN、TFT-LCD控制器和Chrom-ART加速器同时存在于片内，这在100引脚级别的器件上往往需要做取舍。ZGT6的144引脚让这些接口可以同时布设：LCD的并行RGB接口占用一组引脚，以太网RMII/MII占用另一组，Octo-SPI和FMC各自拥有独立的引脚资源，串行接口再占用剩余的部分。

串行接口的具体数量为：6路SPI（其中4路可作I²S）、5路I²C/I3C、10路USART/UART加1路LPUART、2路SAI、2路SDMMC、1路SWPMI、1路MDIO和1路SPDIFRX。3路FDCAN全部支持CAN FD，这对于需要同时接入动力总成、传感器网络和诊断接口的设备具有实际意义。

模拟前端包括2个16位ADC（最高3.6 MSPS，合计30个16位通道）和1个12位ADC（最高5 MSPS，12个通道），以及2路12位DAC、2个比较器和2个运算放大器。16位ADC的分辨率在多传感器精密测量中减少了对外部PGA或高分辨率ADC的依赖，30个16位通道的规模允许电流、电压、温度和辅助信号各占独立通道，不必外部多路复用。

定时器资源包括12个16位定时器、4个32位定时器、2个电机控制定时器和5个低功耗定时器。电机控制定时器与16位ADC的组合，使ZGT6能够在同一颗芯片上完成多轴电流采样和PWM更新。

选型判断：什么时候144引脚和112个I/O是“刚刚好”

ZGT6的选型逻辑应当围绕一个核心问题展开：系统是否需要同时运行多个高速接口，并且其中至少一个接口（通常是LCD并行接口、FMC或Octo-SPI）占用了相当数量的引脚？

如果答案是肯定的，ZGT6的112个I/O提供了必要的余量。TFT-LCD控制器和Chrom-ART的存在意味着显示子系统可以以并行RGB方式连接，帧缓冲驻留在564 KB SRAM中（一块800×480 RGB565帧缓冲约占768 KB，中低分辨率或部分缓冲方案可以适配），而不必外挂SDRAM。以太网、3路FDCAN和双USB的同时布设则覆盖了工厂网络、现场总线、高速数据通道和调试/配置接口。

如果答案是否定的——例如系统只需要以太网和少量串行接口，显示通过SPI屏实现，或者根本不带显示——那么100引脚级别的VGT6在保留核心性能、存储容量和关键通信接口的前提下，可以减少板级面积和布线复杂度，是更经济的起点。ZGT6的价值不在于“比VGT6多32个引脚”这个数字本身，而在于这些引脚让哪些接口组合从“需要取舍”变成了“可以共存”。

另一个需要正视的边界是功耗。550 MHz M7的动态电流在百毫安量级，待机模式可以降到微安级，但整体功耗曲线与低功耗M4/M33平台不在同一个区间。如果系统的平均电流目标严格受限于电池容量，那么M7的算力窗口是否被真正需要，应当在选型初期就给出明确答案。

应用场景

带并行显示的工业HMI与高端PLC。 TFT-LCD控制器和Chrom-ART加速器将图形合成和刷新从CPU核心中分离出来，550 MHz M7专注于控制逻辑、通信协议和数据处理。以太网连接工厂网络，3路FDCAN接入现场总线，112个I/O为数字量输入输出、继电器控制和辅助接口留出充足的分配空间。

多协议通信网关。 以太网MAC、3路FDCAN、双USB OTG和10路USART的组合，使设备可以同时桥接多种物理层和协议。1 MB Flash容纳多套协议栈和路由逻辑，564 KB SRAM缓冲报文和会话状态，L1缓存保证从Flash执行时的有效吞吐。

多轴运动控制与机器人关节控制器。 2个电机控制定时器、12个16位定时器和30个16位ADC通道，可以在单个控制周期内完成多轴电流采样、位置反馈和PWM更新。双精度FPU和DSP指令支持坐标变换和滤波算法，128 KB DTCM确保控制环数据的低延迟访问。

医疗成像与高速数据采集前端。 3.6 MSPS的16位ADC和DCMI摄像头接口可以接入多路生理信号或图像传感器，564 KB SRAM缓冲连续采集数据，Octo-SPI或FMC扩展存储容量，USB HS用于高速数据导出。

开发起点与工程注意点

NUCLEO-H723ZG是基于STM32H723ZGT6的144引脚Nucleo开发板，板载ST-LINK调试器，支持Arduino、ST Zio和morpho扩展，STM32CubeH7软件包中的示例工程直接覆盖该板卡。因为开发板使用的就是ZGT6本身，引脚映射、时钟配置和外设初始化代码可以较直接地迁移到自定义设计。

开发中值得尽早处理的有三件事。第一，引脚分配的并行验证：112个I/O虽然充裕，但LCD并行接口、以太网、Octo-SPI和FMC同时启用时，引脚复用仍需要仔细核对，STM32CubeMX的冲突检测应在原理图定稿前完成。第二，电源完整性与高速接口布线：550 MHz核心、USB HS和以太网RMII对电源去耦和信号完整性有明确要求，LQFP144的引脚间距虽然便于布线和检查，但高速信号的回流路径和参考平面完整性不能因此放松。第三，缓存行为与实时性：L1缓存提升了平均吞吐，但也引入了访问时间的不确定性；对中断延迟或控制环周期有严格要求的代码段，应考虑放置在TCM或通过MPU配置为不可缓存区域，以换取确定性而非平均性能。