h1_key

把一颗550 MHz Cortex-M7、1 MB Flash和564 KB RAM的微控制器收进14 mm × 14 mm的LQFP100封装，不可能什么都不放弃。STM32H723VGT6的取舍方式相当清晰：核心频率、双精度FPU、L1缓存、存储容量全部保留，以太网、USB HS/FS OTG和3路FDCAN也都在片内，但通用I/O从144引脚变体的112个减少到80个，ADC通道数量相应收缩，部分高速接口的并行布设空间变得紧张。它的工程定位不是“缩小版ZGT6”，而是一颗在100引脚级别上把M7算力和存储规模放在第一位、把接口并行度作为可协商变量的器件。

不变的算力与存储底座

STM32H723VGT6的内核与存储配置与H723系列的高引脚数成员保持一致。Cortex-M7运行在550 MHz，双精度FPU（IEEE 754兼容），32 KB数据L1缓存加32 KB指令L1缓存，1177 DMIPS（2.14 DMIPS/MHz）。1 MB嵌入式Flash带ECC，564 KB SRAM全部带ECC，其中128 KB为数据TCM RAM，432 KB系统RAM中有最多256 KB可重映射到指令TCM，另有4 KB备份SRAM。

这意味着代码规模、实时缓冲能力和外部存储扩展的自由度没有因为封装缩小而被直接削减。TFT-LCD控制器和Chrom-ART加速器仍然在片内，564 KB SRAM仍然可以支撑中低分辨率显示的帧缓冲或连续数据采集的缓冲需求，128 KB DTCM仍然为中断和控制环提供确定性执行环境。VGT6的核心价值在于：如果应用的主要矛盾是“需要M7算力和大容量RAM，但板级面积不允许144引脚封装”，它在100引脚内保留了这两项最难以替代的资源。

80个I/O带来的真实约束：并行度而非功能有无

80个I/O是一个需要被当作稀缺资源来管理的预算。VGT6的外设“种类”与ZGT6高度重叠：以太网MAC、3路FDCAN、USB HS和FS OTG、TFT-LCD控制器、Chrom-ART、2个16位ADC（26个16位通道）、1个12位ADC（4个通道）、5路SPI、5路I²C/I3C、10路USART/UART加1路LPUART、2路SAI和2路SDMMC都在片内。区别不在于有没有某个外设，而在于能不能同时把它们接到引脚上并保持所需的总线宽度。

以显示为例，TFT-LCD控制器的存在并不意味着可以无代价地使用并行RGB接口。并行RGB接口本身就会占用可观的引脚数量，在80个I/O的预算内，如果同时还需要以太网RMII、FMC和3路FDCAN，引脚压力会迅速上升。一个可行的策略是显示采用SPI接口而非并行RGB，或者接受较低的分辨率和色深，把释放出来的引脚分配给通信和存储接口。这需要设计者在系统架构阶段就明确哪些接口是“必须同时以全宽度活跃”的，而不是在原理图后期才发现引脚冲突。

模拟资源的收缩更具体。26个16位ADC通道和4个12位ADC通道，对于通道数不多但要求高分辨率的传感应用是足够的；但如果系统需要像ZGT6那样用30个16位通道覆盖多轴电流、电压、温度和辅助信号，VGT6就需要外部多路复用或通道共享，这会引入 settling 时间和通道间干扰的工程代价。选型时应当以“实际需要的独立通道数”而不是“通道总数”来判断是否匹配。

选型边界：VGT6适合谁，不适合谁

适合VGT6的情况：

板级面积或引脚数约束指向LQFP100，80个I/O经过仔细分配后能够覆盖必须同时工作的接口组合；

应用的核心需求是550 MHz M7算力、双精度FPU和1 MB Flash/564 KB RAM的存储规模，显示可以通过SPI或较低并行度实现，或者显示不是系统的主要功能；

以太网、3路FDCAN和USB HS是必需的，而这些接口在80个I/O内可以与显示/存储接口达成可行的引脚分配方案；

功耗预期与M7高性能平台匹配，待机电流满足系统休眠要求。

不适合VGT6的情况：

系统需要并行RGB显示、FMC并行存储和全部通信接口同时以全宽度运行——此时80个I/O会迫使至少一个子系统降级，144引脚的ZGT6是更直接的选择；

多传感器精密测量需要大量独立的高分辨率ADC通道，26个16位通道不足以覆盖；

板级虽然空间有限，但可以通过增加PCB层数或采用更高密度布线来容纳144引脚封装，且不希望在接口并行度上做妥协。

VGT6与ZGT6之间的选择，本质上不是“性能高低”的选择，而是“算力存储优先”与“接口并行度优先”之间的权衡。两者共享同一套核心、存储和绝大多数外设IP；封装和I/O数量决定了这套IP能在多大程度上被同时、完整地暴露给外部世界。

应用画像

空间受限的高性能数据采集与处理模块。 无人机飞控、惯性测量单元或便携式振动分析仪需要在很小的板面积上完成高速采样、滤波和特征提取。550 MHz M7和双精度FPU处理矩阵运算和频域分析，564 KB SRAM缓冲连续采样数据，128 KB DTCM保证控制环的确定性。80个I/O连接IMU、磁力计、气压计、存储卡和通信接口，在合理分配后可以覆盖主要外设。

紧凑型工业通信与协议转换设备。 需要在有限的外壳内提供以太网、3路FDCAN和USB HS连接。VGT6保留了这些控制器，1 MB Flash容纳多协议栈，L1缓存维持从Flash执行时的吞吐。显示如果存在，可以通过SPI屏实现，将并行RGB引脚释放给通信和存储。

便携式医疗监测与诊断设备。 小型化超声、光学检测或电生理设备需要M7算力进行实时信号处理，同时板级空间受外壳限制。16位ADC处理多路生理信号，564 KB SRAM缓冲波形或图像数据，USB HS用于数据导出，Octo-SPI承载代码和算法资源。

音频处理与效果器。 双精度FPU和SAI/I²S接口支持低延迟多声道音频算法，1 MB Flash容纳效果程序和音频资源，大容量RAM缓冲音频流，100引脚封装适应紧凑的消费产品结构。

开发路径与早期验证

NUCLEO-H723ZG搭载的是144引脚封装的STM32H723ZGT6，并非VGT6的直接目标板，但它提供了同一核心、同一存储架构和同一外设IP的功能验证环境。STM32CubeH7软件包中的HAL/LL驱动、中间件和示例工程可以直接用于验证以太网、USB、FDCAN、ADC和LCD控制器等模块的行为；引脚映射差异在STM32CubeMX中重新配置到LQFP100封装即可。对于VGT6，最关键的前期工作是在CubeMX中完成80个I/O的引脚预算闭合：确认并行RGB显示（如果使用）、以太网、FMC、Octo-SPI、3路FDCAN和必要的串行接口能否同时分配到物理引脚上。如果存在无法调和的冲突，需要在系统架构层面调整接口方案（例如显示改为SPI、外部存储仅保留Octo-SPI、减少FDCAN数量），而不是等到布局阶段再做补救。

另一个值得提前评估的是LQFP100封装在550 MHz下的电源完整性和散热条件。14 mm × 14 mm的封装面积小于144引脚变体，核心和高速接口的去耦网络需要在有限的引脚和板空间内完成布局，回流路径的设计余量相对更紧。在原型阶段以实际工作负载测量核心电压纹波和结温，比仅依据数据手册的典型值更有参考意义。