h1_key

当前位置:首页 >新闻资讯 > 技术文章>江苏长电/长晶>长电科技多芯片堆叠封装技术(下)
长电科技多芯片堆叠封装技术(下)
2023-01-14 458次

  在上期长电科技多芯片堆叠封装技术(上)中,对长电科技了解了多芯片堆叠封装技术的优势,以及芯片减薄、切割等多芯片堆叠封装的关键工艺。本期继续向您介绍芯片贴合等关键工艺,以及多芯片堆叠工艺的控制等内容。


  多芯片堆叠封装关键工艺之芯片贴合

  芯片位置精度

  由于多芯片堆叠的缘故,芯片贴合位置与芯片和芯片间的距离控制成为了工艺要点和难点。高精度贴合机台的引入,使得阶梯状一次性多芯片贴合精度可以保证在(+/-15um),可以有效地降低工艺良率损失,以实现可量产的多芯片堆叠技术(如图5)。


长电科技多芯片堆叠封装技术(下)


  图5 多芯片堆叠中的芯片贴合位置


  超薄芯片拾取

  超薄芯片拾取:受限于芯片厚度,采用传统的顶针从芯片载膜(DAF)上剥离芯片,应力集中在只有1.5mil(38um)的芯片上,几乎成为了不可能完成的任务。因此,针对超薄芯片的拾取,专门的治具被开发出来。主要的功能是通过多步平台凸起将芯片从芯片载膜(DAF)上剥离。相比传统顶针,它将应力从点分散到面,从一步顶换改为多步顶。有效改善了超薄芯片的芯片隐裂问题。


  多芯片堆叠工艺的管控

  1,翘曲(Warpage)问题改善

  晶圆经研磨后厚度要求越来越薄,形变会导致晶圆无法继续后工序的作业,使得加工后的晶圆翘曲控制成为难题。通过SDBG和DBG,同时使用抛光工艺,释放晶圆表面应力,改善晶圆翘曲的情况。

  2,异物、颗粒物的影响

  尽管目前的无尘车间级别已经达到1k级(微尘数量被严格控制在每立方米1,000个以内),封装车间中的异物、颗粒物对于超薄芯片来说,在每个工序中都是很大的威胁。如下图6,异物或颗粒落在芯片上,受到外力挤压的情况下,就会导致芯片隐裂。


长电科技多芯片堆叠封装技术(下)


  图6 异物、颗粒物带来的问题


  因此,在关键工序(芯片相关),增加了负压设备HEPA环境,从而避免异物或颗粒落在芯片表面。针对机台加盖,起到了双重防护的作用。另外在芯片存放和运送中,使用指定料盒、推车和干燥柜。对指定料盒、推车和干燥柜加强定期清洗频率均可减少异物、颗粒物的影响。 

  • 长电科技面向5G射频功放推出的高密度异构集成SiP解决方案
  • 长电科技面向5G射频功放打造的高密度异构集成SiP解决方案,具备高密度集成、高良品率等显著优势。●该方案通过工艺流程优化、辅助治具和设备升级等措施,将模组密度提升至上一代产品的1.5倍。●该方案采用的背面金属化技术有效提高模组的EMI屏蔽;并使用激光辅助键合来克服传统的回流键合问题。
    2023-06-20 371次
  • 长电科技晶圆级封装与传统封装有哪些不同?
  • 相比焊线封装,晶圆级封装省去了导线和基板,从而实现了更小的芯片面积和更高的封测效率。每颗芯片也因此获得更优的电热性能和更低的成本优势。
    2023-01-14 580次
  • 长电科技多芯片堆叠封装技术(下)
  • 在上期长电科技多芯片堆叠封装技术(上)中,对长电科技了解了多芯片堆叠封装技术的优势,以及芯片减薄、切割等多芯片堆叠封装的关键工艺。本期继续向您介绍芯片贴合等关键工艺,以及多芯片堆叠工艺的控制等内容。
    2023-01-14 459次
  • 长电科技多芯片堆叠封装技术(上)
  • 多芯片堆叠封装关键工艺 之芯片减薄、切割研磨后切割 主要针对较厚的芯片(厚度需求>60um),属于较传统的封装工艺,成熟稳定。晶圆在贴上保护膜后进行减薄作业,再使用刀片切割将芯片分开。适用于大多数的封装。
    2023-01-14 765次
  • 长电科技4纳米芯片封装技术
  • 长电科技公司在先进封测技术领域又取得新的突破,实现4纳米(nm)工艺制程手机芯片的封装,以及CPU、GPU和射频芯片的集成封装。4纳米芯片是5纳米之后、3纳米之前,先进的硅节点技术,也是导入小芯片(Chiplet)封装的一部分。
    2023-01-14 462次

    万联芯微信公众号

    元器件现货+BOM配单+PCBA制造平台
    关注公众号,优惠活动早知道!
    10s
    温馨提示:
    订单商品问题请移至我的售后服务提交售后申请,其他需投诉问题可移至我的投诉提交,我们将在第一时间给您答复
    返回顶部